一种超结半导体器件的外延片及其制作方法技术

本发明专利技术涉及半导体制作领域，尤其涉及一种超结半导体器件的外延片及其制作方法，包括：依次设置的衬底和漂移区，所述衬底由第一导电类型外延层形成，所述漂移区由第一导电类型的半导体单晶片形成；所述漂移区内包括：间隔设置的沟槽，所述沟槽侧壁设置有第二导电类型的第二柱，所述第二柱为外延形成的；所述沟槽内设置有第三柱，所述第三柱为第一介电材料；所述沟槽外的第一导电类型的半导体单晶片构成第一柱，所述第一柱、所述第二柱和所述第三柱的侧壁均不垂直于所述衬底，所述第一柱与所述第二柱任意深度的体积比保持不变。本发明专利技术解决了由于深槽侧壁倾斜导致电荷失衡的问题。

【技术实现步骤摘要】

本专利技术涉及半导体制作领域，尤其涉及一种超结半导体器件的外延片及其制作方法。
技术介绍
沟槽型垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。传统功率金属氧化物半导体场效应晶体管(MOSFET)通常采用VDMOS结构，为了承受高耐压，需降低漂移区掺杂浓度或者增加漂移区厚度，这带来的直接后果是导通电阻急剧增大。超结MOSFET采用交替的P-N结构替代传统功率器件中单一导电类型材料作为电压维持层，在漂移区中引入了横向电场，使得漂移区在较小的关断电压下即可完全耗尽，达到提高击穿电压并降低导通电阻的目的。超结器件利用交替的N柱和P柱进行电荷补偿，使P区和N区相互耗尽，形成理想的平顶电场分布和均匀的电势分布，要达到理想的效果，其前提条件就是电荷平衡。因此，超结技术制作工艺的关键如何制作电荷平衡的N柱和P柱。目前，超结结构的制作方法主要有多次外延和注入技术、深槽刻蚀和填槽技术。其中，深槽刻蚀和填槽技术是在单晶片上生长一定厚度的N型外延层，在外延层上刻蚀深槽，然后在深槽中进行P型外延。由于工艺上的限制，实际刻蚀出的深槽侧壁不能完全垂直于衬底，而是存在一定的倾斜度，在超结器件中，这种倾斜会导致电荷的失衡，从而进一步导致击穿电压下降。
技术实现思路
本专利技术为解决深槽刻蚀制作超结器件的外延片时，由于深槽侧壁倾斜导致电荷失衡的问题，提供一种超结半导体器件的外延片及其制作方法。本专利技术方法包括：一种超结半导体器件的外延片，包括：依次设置的衬底和漂移区，所述衬底由第一导电类型外延层形成，所述漂移区由第一导电类型的半导体单晶片形成；所述漂移区内包括：间隔设置的沟槽，所述沟槽侧壁设置有第二导电类型的第二柱，所述第二柱为外延形成的；所述沟槽内设置有第三柱，所述第三柱为第一介电材料；所述沟槽外的第一导电类型的半导体单晶片构成第一柱，所述第一柱、所述第二柱和所述第三柱的侧壁均不垂直于所述衬底，所述第一柱与所述第二柱任意深度的体积比保持不变。较佳地，所述第一柱的掺杂浓度×所述第一柱的体积＝2×所述第二柱的掺杂浓度×第二柱的体积。较佳地，所述第一介电材料为氧化物。一种超结半导体器件的外延片制造方法，包括：刻蚀第一导电类型半导体单晶片的一个表面形成交替相邻的多个沟槽和多个台面，所述台面对应的第一导电类型的半导体单晶片构成第一柱；生长第二导电类型的外延层，覆盖所述沟槽以及所述台面的表面；利用第二介电材料填满所述沟槽；湿法刻蚀将所述第二介电材料完全刻蚀掉，并刻蚀掉部分第二导电类型的外延层，在所述沟槽的侧壁形成第二导电类型的第二柱，所述第二柱的侧壁不垂直于底部，所述第一柱与所述第二柱任意深度的体积比保持不变；利用第一介电材料填满所述沟槽，形成第三柱；在所述表面上生长第一导电类型的外延层，所述第一导电类型的外延层作
为所述外延片的衬底。进一步地，所述刻蚀第一导电类型半导体单晶片的一个表面形成交替相邻的多个沟槽和多个台面，具体包括：利用干法刻蚀在所述第一导电类型半导体单晶片的所述表面刻蚀深槽，形成交替相邻的多个沟槽和多个台面。较佳地，所述利用第一介电材料填满所述沟槽之后，还包括：干法刻蚀去除所述表面上的第二导电类型的外延层和/或第二介电材料。进一步地，所述湿法刻蚀将所述第二介电材料完全刻蚀掉，并刻蚀掉部分第二导电类型的外延层，具体包括：将光刻胶覆盖所述台面和所述第二导电类型外延层，在所述第二介电材料上形成刻蚀窗口，利用刻蚀单晶硅的速率大于刻蚀介电材料的速率的刻蚀液进行湿法刻蚀，将所述第二介电材料完全刻蚀掉，并刻蚀掉部分第二导电类型的外延层。较佳地，所述刻蚀液刻蚀所述单晶硅的速率大于刻蚀所述第二介电材料的速率10倍以上。进一步地，所述利用第一介电材料填满所述沟槽之后，还包括：较佳地，所述第一介电材料和所述第二介电材料均为氧化物。本专利技术实施例提供的超结半导体器件的外延片及其制作方法，利用湿法刻蚀不同物质的速率不同，刻蚀出具有一定斜率的第二柱侧壁，使得第二柱和第一柱任意深度的体积比保持不变，由于第二柱是外延生成的，第一柱是半导体单晶片形成的，两者均为掺杂浓度均匀的柱体，控制第二柱的掺杂浓度和侧壁的倾斜度，不仅可以保证第一柱和第二柱总的离子掺杂量相等，使得总的电荷平衡，也保证了任意深度第一导电类型离子和第二导电类型离子都相等，使得任何位置的第一导电类型离子和第二导电类型离子都保持平衡，防止器件被击穿；另外，本专利技术实施例将外延层作为衬底，将单晶片作为上层，在单晶片的表面进一步制作超结器件，超结器件的外延片对漂移区的内部结构要求较高，
对衬底的要求较低，由于单晶片比外延内部缺陷少，将外延层作为衬底，更容易控制外延片的制作以满足工艺上的要求。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例一中用于超结器件的外延片的结构示意图；图2为本专利技术实施例一中用于超结器件的外延片的制作方法流程的示意图；图3(a)至图3(j)为本专利技术实施例二中用于超结器件的外延片的制作流程中各阶段的结构示意图。具体实施方式众所周知，超结结构的本质是利用漂移区中插入的P柱(对N沟道器件而言)对N区进行电荷补偿，从而优化电场分布，提高击穿电压。理想效果是在超结器件制备过程中，在N型外延上挖出垂直沟槽结构，并进行P型外延填充，这样只需满足P柱与N柱均匀常州且浓度相等即可。但在实际刻蚀中，刻蚀出的槽的侧壁往往不是理想的垂直情况，而是与衬底存在一定的倾斜度，尤其在槽较深的情况下，这种倾斜不可忽略，会导致电荷的失衡，进而导致击穿电压下降。当斜度为0时，电荷平衡，最高电场在PN结处，所以击穿点会发生在P柱N柱的PN结；当侧壁倾斜为负角度时，N柱中有多余的电荷，P柱被完全耗尽后这部分多余电荷只能转向去耗尽有源区中体区的P型离子，从而会增强靠近体区处PN结的电场；当侧壁倾斜为正角度时，P柱中有多余的电荷，这部分电荷会与N型衬底耗尽，会增强P柱底部的电场，而此处本来就存在电
场峰值，从而使击穿电压下降地更多。实际刻蚀出的深槽侧壁一般为负斜度，即P柱宽度从上到下逐渐变小，而N柱宽度从上到下逐渐变大。N柱的形状由刻蚀形成，不易改变，本专利技术实施例改变了P柱的形状，使其宽度也为从上到下逐渐变大，掺杂浓度均匀，则P柱中离子总量从上到下逐渐变大，根据N柱的形状和掺杂浓度可得出P柱的侧壁倾斜度和掺杂浓度，使得在任意升读位置都保证P/N电荷相等。为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步地详细描述，显然，所描述的实施例仅仅是本专利技术一部份实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。为了方便起见，以下说明中使用了特定的术语体系，并且这并不是限制性的。措词“左”、“右”、“上”和“下”表示在参照的附图中的方向。措词“向内”和“向本文档来自技高网...

【技术保护点】
一种超结半导体器件的外延片，其特征在于，包括：依次设置的衬底和漂移区，所述衬底由第一导电类型外延层形成，所述漂移区由第一导电类型的半导体单晶片形成；所述漂移区内包括：间隔设置的沟槽，所述沟槽侧壁设置有第二导电类型的第二柱，所述第二柱为外延形成的；所述沟槽内设置有第三柱，所述第三柱为第一介电材料；所述沟槽外的第一导电类型的半导体单晶片构成第一柱，所述第一柱、所述第二柱和所述第三柱的侧壁均不垂直于所述衬底，所述第一柱与所述第二柱任意深度的体积比保持不变。

【技术特征摘要】
1.一种超结半导体器件的外延片，其特征在于，包括：依次设置的衬底和漂移区，所述衬底由第一导电类型外延层形成，所述漂移区由第一导电类型的半导体单晶片形成；所述漂移区内包括：间隔设置的沟槽，所述沟槽侧壁设置有第二导电类型的第二柱，所述第二柱为外延形成的；所述沟槽内设置有第三柱，所述第三柱为第一介电材料；所述沟槽外的第一导电类型的半导体单晶片构成第一柱，所述第一柱、所述第二柱和所述第三柱的侧壁均不垂直于所述衬底，所述第一柱与所述第二柱任意深度的体积比保持不变。2.如权利要求1所述的外延片，其特征在于，所述第一柱的掺杂浓度×所述第一柱的体积＝2×所述第二柱的掺杂浓度×第二柱的体积。3.如权利要求1所述的外延片，其特征在于，所述第一介电材料为氧化物。4.一种超结半导体器件的外延片制造方法，其特征在于，所述方法包括：刻蚀第一导电类型半导体单晶片的一个表面形成交替相邻的多个沟槽和多个台面，所述台面对应的第一导电类型的半导体单晶片构成第一柱；生长第二导电类型的外延层，覆盖所述沟槽以及所述台面的表面；利用第二介电材料填满所述沟槽；湿法刻蚀将所述第二介电材料完全刻蚀掉，并刻蚀掉部分第二导电类型的外延层，在所述沟槽的侧壁形成第二导电类型的第二柱，所述第二柱的侧壁不垂直于底部，所述第一柱与所述第二柱任意深度的体积比保持不变；利用第一介电材料填满所述沟槽，形...

【专利技术属性】
技术研发人员：李理，马万里，赵圣哲，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11