具有TaAlCN层的金属栅极堆叠件制造技术

一种集成电路器件包括：半导体衬底；以及设置在半导体衬底上方的栅极堆叠件。栅极堆叠件还包括设置在半导体衬底上方的栅极介电层；设置在栅极介电层上方的多功能阻挡/润湿层，其中，多功能阻挡/润湿层包括碳氮化铝钽(TaAlCN)；设置在多功能阻挡/润湿层上方的功函层；和设置在功函层上方的导电层。本发明专利技术涉及具有TaAlCN层的金属栅极堆叠件。

【技术实现步骤摘要】
相关申请的交叉引用本申请是于2014年7月10日提交的美国专利申请第14/328，299号的部分继续申请，其是于2011年9月24日提交的美国专利申请第13/244，355号的部分继续申请，并且要求于2014年9月26日提交的美国专利申请第62/056，278号的优先权，其全部内容通过参考结合于此。
本专利技术涉及具有TaAlCN层的金属栅极堆叠件。
技术介绍
半导体集成电路(IC)产业已经历了快速发展。IC材料和设计中的技术进步已经产生了数代的IC，其中每代IC都具有比上一代IC更小和更复杂的电路。这些进步已经增大了处理和制造IC的复杂度并且为了实现这些进步，需要IC处理和制造中的类似发展。在IC发展过程中，功能密度(即，每一芯片面积上互连器件的数量)通常已经增加而几何尺寸(即，使用制造工艺可以制造的最小部件(或线))却已减小。通常这种按比例缩小工艺通过提高生产效率和降低相关成本而带来益处。这种按比例缩小也已经增大了处理和制造IC的复杂度并且为了实现这些进步，需要IC处理和制造中的类似发展。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种集成电路器件，包括：半导体衬底；以及栅极堆叠件，设置在所述半导体衬底上方，其中，所述栅极堆叠件包括：栅极介电层，设置在所述半导体衬底上方；多功能阻挡/润湿层，设置在所述栅极介电层上方，其中，所
述多功能阻挡/润湿层包括碳氮化铝钽(TaAlCN)；功函层，设置在所述多功能阻挡/润湿层上方；和导电层，设置在所述功函层上方。在上述集成电路器件中，所述栅极介电层包括高k介电层。在上述集成电路器件中，所述栅极介电层包括设置在所述高k介电层和所述半导体衬底之间的界面介电层。在上述集成电路器件中，所述多功能阻挡/润湿层具有防止金属杂质穿透所述栅极介电层的氮原子浓度和碳原子浓度。在上述集成电路器件中，所述氮原子浓度是约5％至约15％并且所述碳原子浓度是约5％至约20％。在上述集成电路器件中，所述多功能阻挡/润湿层包括具有不同的氮原子浓度的多个TaAlCN层。在上述集成电路器件中，所述多功能阻挡/润湿层包括底部TaAlCN层和顶部TaAlCN层，其中，所述底部TaAlCN层比所述顶部TaAlCN层具有更高的氮原子浓度。在上述集成电路器件中，所述底部TaAlCN层具有从约5％至约15％的范围内的第一氮原子浓度，并且所述顶部TaAlCN层具有从约2％至约5％的范围内的第二氮原子浓度。在上述集成电路器件中，所述多功能阻挡/润湿层具有约1:1至约1:3的Ta：Al比率。在上述集成电路器件中，还包括：设置在所述栅极介电层和所述多功能阻挡/润湿层之间的覆盖层，其中，所述覆盖层包括氮化钛、氮化钽或它们的组合。在上述集成电路器件中，所述半导体衬底包括鳍有源区；以及所述栅极堆叠件形成在所述鳍有源区上。在上述集成电路器件中，还包括：源极和漏极(S/D)部件，其中，所述半导体衬底是硅衬底并且所述S/D部件包括与所述半导体衬底不同的半导体材料以用于应变效应。根据本专利技术的另一方面，还提供了一种集成电路器件，包括：半导体衬底，具有用于n沟道场效应晶体管的第一区和用于p沟道场效应晶体管
的第二区；第一栅极堆叠件，设置在所述第一区内的所述半导体衬底上方，其中，所述第一栅极堆叠件包括设置在所述半导体衬底上方的高k介电层、设置在所述高k介电层上方的第一碳氮化铝钽(TaAlCN)层和直接设置在所述第一TaAlCN层上的具有第一功函数的n功函(nWF)金属层；以及第二栅极堆叠件，设置在所述第二区内的所述半导体衬底上方，其中，所述第二栅极堆叠件包括设置在所述半导体衬底上方的高k介电层、设置在所述高k介电层上方的所述第一TaAlCN层和直接设置在所述第一TaAlCN层上的具有第二功函数的p功函(pWF)金属层，所述第二功函数大于所述第一功函数。在上述集成电路器件中，所述nWF金属层包括氮原子浓度小于所述第一TaAlCN层的氮原子浓度的第二TaAlCN层；以及所述pWF金属层包括碳氮化钽(TaCN)层。在上述集成电路器件中，所述nWF金属层是第一金属的层，所述第一金属选自由钛(Ti)、铝(Al)、钛铝(TiAl)、钽(Ta)、和硅化锆(ZrSi2)组成的组；以及所述pWF金属层是第二金属的层，所述第二金属选自由氮化钛(TiN)、钌(Ru)、钼(Mo)、铂(Pt)、铱(Ir)、硅化铂(PtSi)和氮化钼(MoN)组成的组。在上述集成电路器件中，还包括：铝层，直接设置在所述第一区内的所述nWF金属层上和所述第二区内的所述pWF金属层上；以及覆盖层，设置在所述高k介电层和所述第一TaAlCN层之间，其中，所述覆盖层包括氮化钛、氮化钽或它们的组合。在上述集成电路器件中，所述半导体衬底包括鳍有源区；以及所述第一栅极堆叠件和所述第二栅极堆叠件设置在所述鳍有源区上方。在上述集成电路器件中，所述第一TaAlCN层具有约5％至约15％的氮原子浓度和约5％至约20％的碳原子浓度，以及约1:1至约1:3的Ta：Al比率。根据本专利技术的又一方面，还提供了一种方法，包括：在半导体衬底上方形成栅极堆叠件；形成围绕所述栅极堆叠件的层间介电(ILD)层；至少部分地去除所述栅极堆叠件，从而在所述ILD层中形成开口；以及形成多
功能阻挡/润湿层、位于所述多功能阻挡/润湿层上方的功函层和位于所述功函层上方的导电层，其中，所述多功能阻挡/润湿层、所述功函层和所述导电层填充所述开口，并且其中，所述多功能阻挡/润湿层包括第一碳氮化铝钽(TaAlCN)层。在上述方法中，形成所述多功能阻挡/润湿层包括实施原子层沉积。在上述方法中，形成所述多功能阻挡/润湿层包括形成具有约5％至约15％的氮原子浓度、约5％至约20％的碳原子浓度以及约1:1至约1:3的Ta：Al比率的所述第一TaAlCN层。在上述方法中，形成所述功函层包括形成具有约2％至约5％的氮原子浓度的第二TaAlCN层。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据本专利技术的各个方面的制造集成电路器件的方法的流程图。图2至图7是根据本专利技术的各个方面的集成电路器件在图1的方法的各个阶段期间的示意性截面图。图8至图11是根据各个实施例构建的集成电路器件的示意性截面图。图12是根据一些实施例的集成电路器件的示意性顶视图。图13至图14是根据一些实施例的图12的集成电路器件的示意性截面图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的许多不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形
成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：半导体衬底；以及栅极堆叠件，设置在所述半导体衬底上方，其中，所述栅极堆叠件包括：栅极介电层，设置在所述半导体衬底上方；多功能阻挡/润湿层，设置在所述栅极介电层上方，其中，所述多功能阻挡/润湿层包括碳氮化铝钽(TaAlCN)；功函层，设置在所述多功能阻挡/润湿层上方；和导电层，设置在所述功函层上方。

【技术特征摘要】
2014.09.26 US 62/056,278;2014.11.04 US 14/532,2281.一种集成电路器件，包括：半导体衬底；以及栅极堆叠件，设置在所述半导体衬底上方，其中，所述栅极堆叠件包括：栅极介电层，设置在所述半导体衬底上方；多功能阻挡/润湿层，设置在所述栅极介电层上方，其中，所述多功能阻挡/润湿层包括碳氮化铝钽(TaAlCN)；功函层，设置在所述多功能阻挡/润湿层上方；和导电层，设置在所述功函层上方。2.根据权利要求1所述的集成电路器件，其中，所述栅极介电层包括高k介电层。3.根据权利要求2所述的集成电路器件，其中，所述栅极介电层包括设置在所述高k介电层和所述半导体衬底之间的界面介电层。4.根据权利要求1所述的集成电路器件，其中，所述多功能阻挡/润湿层具有防止金属杂质穿透所述栅极介电层的氮原子浓度和碳原子浓度。5.根据权利要求4所述的集成电路器件，其中，所述氮原子浓度是约5％至约15％并且所述碳原子浓度是约5％至约20％。6.根据权利要求1所述的集成电路器件，其中，所述多功能阻挡/润湿层包括具有不同的氮原子浓度的多个TaAlCN层。7.根据权利要求6所述的集成电路器件，其中，所述多功能阻挡/润湿层包括底部TaAlCN层和顶部TaAlCN层，其中，所述底部TaAlCN层比所述顶部TaAlCN层具有更高的氮原子...

【专利技术属性】
技术研发人员：张简旭珂，王廷君，郑志成，刘继文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71