一种半导体封装体制造技术

本实用新型专利技术公开一种半导体封装体。该半导体封装体包括：重布线层，包括第一面以及与第一面相对的第二面；多个第一连接件，连接于重布线层的第一面；多颗芯片，均设置在第一连接件背离重布线层的一侧并且均连接于第一连接件；多个中介件，均连接在重布线层的第二面，相邻两个中介件之间形成凹槽，凹槽靠近重布线层的一侧面与重布线层的第二面直接接触；以及多个第二连接件，连接于中介件背离重布线层的一侧，其中，芯片通过第一连接件、重布线层、中介件电连接到第二连接件。设置凹槽能有效地避免了半导体封装体在制作过程中由于中介衬底翘曲而发生裂片，提升了半导体封装体的良品率。

A Semiconductor Package

The utility model discloses a semiconductor package. The semiconductor package includes: a re-wiring layer, including the first side and the second side opposite to the first side; a plurality of first connectors, connected to the first side of the re-wiring layer; a plurality of chips, all arranged on one side of the first connector deviating from the re-wiring layer and all connected to the first connector; a plurality of intermediaries, all connected to the second side of the re-wiring layer, and between adjacent two intermediaries. A groove is formed, one side of the groove near the re-wiring layer contacts directly with the second side of the re-wiring layer, and a plurality of second connectors are connected to the side of the intermediate deviating from the re-wiring layer, where the chip is electrically connected to the second connector through the first connector, the re-wiring layer and the intermediary. The grooving can effectively avoid the cracking of semiconductor packaging due to the warping of the intermediate substrate in the manufacturing process, and improve the quality rate of semiconductor packaging.

【技术实现步骤摘要】
一种半导体封装体
本技术总体来说涉及一种半导体器件封装技术，具体而言，涉及一种半导体封装体。
技术介绍
随着无线通信、汽车电子和其他消费类电子产品的快速发展，微电子封装技术向着多功能、小型化、便携式、高速度、低功耗和高可靠性的方向发展。为了实现电子器件的小型化、高速化和模块化，其中的一种封装技术是将多块芯片封装在一起组成一个封装器件，再将该封装器件安装到印刷电路板上。现有的多芯片封装技术中通常采用将多块芯片封装在一个中介衬底上，随着芯片数量增多或芯片尺寸加大，中介衬底的尺寸越来越大，中介衬底的尺寸通常大于40mm×40mm。然而，较大尺寸中介衬底作为半导体封装的支撑元件时，往往会有明显的翘曲现象，在回焊工艺过程中会特别明显。在半导体封装体的制造过程中，中介衬底的翘曲现象会降低工艺良率，并影响到封装的可靠度。在所述
技术介绍
部分公开的上述信息仅用于加强对本技术的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本技术的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种半导体封装体，其包括：重布线层，包括第一面以及与所述第一面相对的第二面；多个第一连接件，连接于所述重布线层的第一面；多颗芯片，均设置在所述第一连接件背离所述重布线层的一侧并且均连接于所述第一连接件；多个中介件，均连接在所述重布线层的第二面，相邻两个所述中介件之间形成凹槽，所述凹槽靠近所述重布线层的一侧面与所述重布线层的第二面直接接触；以及多个第二连接件，连接于所述中介件背离所述重布线层的一侧，其中，所述芯片通过所述第一连接件、所述重布线层、所述中介件电连接到所述第二连接件。根据本技术的一个实施例，所述重布线层包括覆盖所述凹槽的蚀刻停止图层。根据本技术的一个实施例，所述芯片和所述中介件均为方形板，所述芯片包括第一边以及与所述第一边相邻的第二边，所述中介件包括与所述第一边平行的第三边以及与所述第三边相邻且与所述第二边平行的第四边，所述多个中介件的第三边的边长总和大于所述第一边的边长的2倍，所述多个中介件的第四边的边长总和大于所述第二边的边长的2倍。根据本技术的一个实施例，所述第三边的边长小于或等于所述第一边的边长的1.2倍，所述第四边的边长小于或等于所述第二边的边长的1.2倍。根据本技术的一个实施例，所述第三边的边长的取值范围为所述第一边边长的0.2～0.8倍，所述第四边的边长的取值范围为所述第二边边长的0.2～0.8倍。根据本技术的一个实施例，多个所述中介件呈矩阵状排布在所述重布线层的第二面上。根据本技术的一个实施例，相邻两颗所述芯片相互分开以在相邻两颗所述芯片之间形成缝隙，所述缝隙与位于所述重布线层另一侧的一条所述凹槽相对齐。根据本技术的一个实施例，所述半导体封装体还包括第一模塑件，所述第一模塑件用于将所述重布线层、所述第一连接件和所述芯片封装在一起；所述第一模塑件包括填充在所述芯片与所述重布线层之间的第一模塑层，所述第一模塑层上设置有多个用于容纳所述第一连接件的第一通孔；所述第一模塑件还包括从所述第一模塑层向芯片方向延伸并填充满相邻所述芯片之间的缝隙的第二模塑层。根据本技术的一个实施例，所述芯片背离所述第一连接件的一面从所述第一模塑件露出。根据本技术的一个实施例，所述半导体封装体还包括第二模塑件；所述第二模塑件包括覆盖在所述多个中介件背离所述重布线层一面上且遮盖所述凹槽的第三模塑层，所述第三模塑层上设置有多个用于通过所述第二连接件的第二通孔；所述第二模塑件还包括连接所述第三模塑层且填充满所述凹槽的填充部。根据本技术的一个实施例，至少两颗所述芯片通过所述第一连接件和所述重布线层相互电连接。根据本技术的一个实施例，所述中介件中设置有一端连接所述重布线层、另一端连接所述第二连接件的穿硅通道。由上述技术方案可知，本技术的半导体封装体的优点和积极效果在于：芯片可以依次通过第一连接件、重布线层和中介件电连接到第二连接件，第二连接件能作为该半导体封装体对外的接口与其他电子器件相连接。同时，由于相邻两个中介件之间形成有凹槽，该凹槽为多个中介件组成的中介衬底的伸缩缝，在半导体封装制作过程中能随着半导体封装体的热胀冷缩而变窄或变宽，有效地避免了半导体封装体在制作过程中由于中介衬底翘曲而发生裂片。附图说明通过结合附图考虑以下对本技术的优选实施例的详细说明，本技术的各种目标、特征和优点将变得更加显而易见。附图仅为本技术的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：图1是根据实施例一示出的一种半导体封装体的俯视示意图；图2是图1所示的半导体封装体在A-A面上的剖视示意图；图3是根据实施例一示出的一种半导体封装体的制作方法的流程图；图4是根据实施例一示出的在步骤S110之后的半导体封装体的剖视示意图；图5是根据实施例一示出的在步骤S120之后的半导体封装体的剖视示意图；图6是根据实施例一示出的在步骤S130之后的半导体封装体的剖视示意图；图7是根据实施例一示出的在步骤S150之后的半导体封装体的剖视示意图；图8是根据实施例一示出的在步骤S160之后的半导体封装体的剖视示意图；图9是根据实施例一示出的在步骤S170之后的半导体封装体的剖视示意图；图10是根据实施例一示出的在步骤S180之后的半导体封装体的剖视示意图；图11是根据实施例一示出的在步骤S190之后的半导体封装体的剖视示意图；图12是根据实施例二示出的一种半导体封装体的俯视示意图；图13是根据实施例三示出的一种半导体封装体的俯视示意图。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本技术将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。实施例一图1、2显示了本实施例中的一种半导体封装体1的结构。该半导体封装体1包括多个中介件123、多颗芯片11、多个第一连接件14、多个第二连接件17和重布线层13。多个第一连接件14和多个中介件123分别固定在重布线层13的两侧。多颗芯片11固定在第一连接件14上。第二连接件17设置在中介件123背离重布线层13的一侧。两颗芯片11之间能通过重布线层13相互电连接，芯片11通过依次连接的第一连接件14、重布线层13、中介件123电连接到第二连接件17上。第二连接件17作为半导体封装体1的引脚能与其他电子器件相连接。在本实施例中，重布线层13(RedistributionLayer，RDL)为片状结构。重布线层13包括第一面133以及与第一面133相对的第二面134。第一面133和第二面134相互平行。重布线层13为依次层叠的多层介电导电层，每层介电导电层均包括绝缘基材层以及嵌入在绝缘基材层内本文档来自技高网...

【技术保护点】
1.一种半导体封装体，其特征在于，包括：重布线层，包括第一面以及与所述第一面相对的第二面；多个第一连接件，连接于所述重布线层的第一面；多颗芯片，均设置在所述第一连接件背离所述重布线层的一侧并且均连接于所述第一连接件；多个中介件，均连接在所述重布线层的第二面，相邻两个所述中介件之间形成凹槽，所述凹槽靠近所述重布线层的一侧面与所述重布线层的第二面直接接触；以及多个第二连接件，连接于所述中介件背离所述重布线层的一侧，其中，所述芯片通过所述第一连接件、所述重布线层、所述中介件电连接到所述第二连接件。

【技术特征摘要】
1.一种半导体封装体，其特征在于，包括：重布线层，包括第一面以及与所述第一面相对的第二面；多个第一连接件，连接于所述重布线层的第一面；多颗芯片，均设置在所述第一连接件背离所述重布线层的一侧并且均连接于所述第一连接件；多个中介件，均连接在所述重布线层的第二面，相邻两个所述中介件之间形成凹槽，所述凹槽靠近所述重布线层的一侧面与所述重布线层的第二面直接接触；以及多个第二连接件，连接于所述中介件背离所述重布线层的一侧，其中，所述芯片通过所述第一连接件、所述重布线层、所述中介件电连接到所述第二连接件。2.如权利要求1所述的半导体封装体，其特征在于，所述重布线层包括覆盖所述凹槽的蚀刻停止图层。3.如权利要求1所述的半导体封装体，其特征在于，所述芯片和所述中介件均为方形板，所述芯片包括第一边以及与所述第一边相邻的第二边，所述中介件包括与所述第一边平行的第三边以及与所述第三边相邻且与所述第二边平行的第四边，所述多个中介件的第三边的边长总和大于所述第一边的边长的2倍，所述多个中介件的第四边的边长总和大于所述第二边的边长的2倍。4.如权利要求3所述的半导体封装体，其特征在于，所述第三边的边长小于或等于所述第一边的边长的1.2倍，所述第四边的边长小于或等于所述第二边的边长的1.2倍。5.如权利要求4所述的半导体封装体，其特征在于，所述第三边的边长的取值范围为所述第一边边长的0.2～0.8倍，所述第四边的边长的取值范围为所述第二边边长的0.2～0.8倍。6.如权利要求...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34