半导体元件制造技术

一种半导体元件，包含第一鳍、第二鳍、隔离栅极及虚设介电栅极。第一及第二鳍沿第一方向延伸。隔离栅极沿第二方向延伸且与第一鳍交叉。隔离栅极包含导电材料。虚设介电栅极自隔离栅极的一端起沿第二方向延伸，且与第二鳍重叠。

Semiconductor components

A semiconductor element comprises a first fin, a second fin, an isolation gate and a virtual dielectric gate. The first and second fins extend in the first direction. The isolation gate extends in the second direction and intersects with the first fin. The isolation grid contains conductive materials. The imaginary dielectric gate extends in the second direction from one end of the isolation gate and overlaps with the second fin.

【技术实现步骤摘要】
半导体元件
本揭露是关于半导体元件。
技术介绍
半导体集成电路(integratedcircuit；IC)产业已经历指数发展。集成电路材料及设计的技术进展已产生多代集成电路，每一代皆别前代具有更小及更复杂的电路。在集成电路进化过程中，功能密度(亦即，单位晶片面积的互连元件数目)大致已增大，而几何形状尺寸(亦即，可通过使用制作制程产生的最小组件(或线路))已减小。此按比例缩小制程一般通过提高生产效率及降低相关成本而提供益处。
技术实现思路
在部分实施例中，半导体元件包含第一鳍、第二鳍、隔离栅极及虚设介电栅极。第一及第二鳍沿第一方向延伸。隔离栅极沿第二方向延伸，且与第一鳍交叉。隔离栅极包含导电材料。虚设介电栅极自隔离栅极的一端起沿第二方向上延伸，且与第二鳍重叠。附图说明本揭露的态样在结合附图阅读以下详细说明时得以最清晰地理解。应注意，依据产业中的标准惯例，各种特征并非按比例绘制。事实上，各种特征的尺寸可任意增大或减小，以便于论述明晰。图1是一示例性鳍式场效晶体管元件的一立体图；图2绘示一互补式金氧半导体配置中的鳍式场效晶体管的剖面图；图3绘示本揭露的部分实施例中的一标准(standard；STD)单元阵列的布局的一俯视图；图4A图示根据本揭露的部分实施例的各种逻辑栅极的电路示意图；图4B绘示根据本揭露的部分实施例的对应于图4A中图示的逻辑栅极的一布局的一俯视图；图5至图8绘示一半导体元件的不同的剖面图，半导体元件具有如图4B中图示的布局；图9A、图10A、图11A、图12A、图13A及图14A是根据本揭露的部分实施例而对应于图4B中的剖线5-5在制造半导体元件的各种阶段的示例性剖面图；图9B、图10B、图11B、图12B、图13B及图14B是根据本揭露的部分实施例而对应于图4B中的剖线6-6在制造半导体元件的各种阶段的示例性剖面图；图9C、图10C、图11C、图12C、图13C及图14C是根据本揭露的部分实施例而对应于图4B中的剖线9-9在制造半导体元件的各种阶段的示例性剖面图；图15是依据本揭露的部分实施例的制造一半导体元件的一方法的流程图；以及图16及图17绘示根据本揭露的部分实施例的各种正反器(flip-flop)单元的电路示意图。具体实施方式以下揭露提供众多不同实施例或实例以用于实施本案提供标的的不同特征。下文描述组件及配置的特定实例以简化本揭露。当然，此仅系实例，并非意欲限制。例如，下文描述中第一特征于第二特征上方或之上的形成可包含第一特征与第二特征直接接触而形成的实施例及亦可包含第一特征与第二特征之间可能形成额外特征，以使得第一特征与第二特征不可直接接触的实施例。此外，本揭露可在各种实例中重复参考数字及/或字母。此重复系以简单与明晰为目的，且其自身不规定本文论述的各种实施例及/或配置之间的关系。而且，本案可能使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等等空间相对术语以便于描述，以描述一个元件或特征与另一(或更多个)元件或特征的关系，如附图中所示。除附图中绘示的定向之外，空间相对术语意欲包含元件在使用或操作中的不同定向。设备可能以其他方式定向(旋转90度或其他定向)，且本案所使用的空间相对描述词可由此进行同样理解。本揭露的实施例是针对而非仅限于鳍式场效晶体管(fin-likefield-effecttransistor；FinFET)元件。例如，鳍式场效晶体管元件可能为互补式金氧半导体(complementarymetal-oxide-semiconductor；CMOS)元件，该元件包含一P型金氧半导体(P-typemetal-oxide-semiconductor；PMOS)鳍式场效晶体管元件及N型金氧半导体(Ntypemetal-oxide-semiconductor；NMOS)鳍式场效晶体管元件。以下揭示内容将继续介绍一或更多个鳍式场效晶体管实例以说明本揭露的各种实施例。然而，应理解，除非明确主张，否则本申请案将不会限于特定类型的元件。鳍式场效晶体管元件的使用已在半导体产业中风行。参看图1，此图图示示例性鳍式场效晶体管元件50的立体图。鳍式场效晶体管元件50是置于基板(如整块基板)上方的非平面多晶栅极晶体管。较薄的含硅“鳍式”结构(下文称为“鳍”)形成鳍式场效晶体管元件50的主体。鳍沿图1所示X方向而延伸。鳍具有沿与X方向正交的Y方向测得的鳍宽度W鳍。鳍式场效晶体管元件50的栅极60包裹此鳍，例如包裹此鳍的顶表面及相对的侧壁表面周围。因此，栅极60的一部分以与X方向及Y方向皆正交的Z方向位于鳍上方。LG表示在X方向测得的栅极60的长度(或宽度，取决于视角)。栅极60可包含栅电极60A及栅极介电层60B。栅极介电层60B具有在Y方向测得的厚度tox。栅极60的一部分位于诸如浅沟槽隔离(shallowtrenchisolation；STI)的介电隔离结构上方。鳍式场效晶体管元件50的源极70及漏极80形成于栅极60相对侧上的鳍的延伸部分中。被栅极60包裹的鳍的一部分作为鳍式场效晶体管元件50的通道。鳍式场效晶体管元件50的有效通道长度通过鳍的尺寸而决定。图2图示一互补式金氧半导体配置中的鳍式场效晶体管的剖面图。互补式金氧半导体鳍式场效晶体管包含基板SS，例如硅基板。N型井93及P型井94形成于基板SS内。诸如浅沟槽隔离(shallowtrenchisolation；STI)的介电隔离结构92形成于N型井93及P型井94上方。P型鳍式场效晶体管90形成于N型井93上方，且N型鳍式场效晶体管91形成于P型井94上方。P型鳍式场效晶体管90包含鳍95，这些鳍从浅沟槽隔离92中向上突出，且N型鳍式场效晶体管91包含鳍96，这些鳍从浅沟槽隔离92中向上突出。鳍95包含P型鳍式场效晶体管90的通道区域，且鳍96包含N型鳍式场效晶体管91的通道区域。在部分实施例中，鳍95由硅锗组成，且鳍96由硅组成。栅极介电质97形成于鳍95-96上方及浅沟槽隔离92上方，且栅电极98形成于栅极介电质97上方。在部分实施例中，栅极介电质97包含高介电常数介电材料，且栅电极98包含金属栅电极，如铝及/或其他耐火金属。在一些其他实施例，栅极介电质97可包含氮氧化硅(SiON)，且栅电极98可包含多晶硅。栅极接触99形成于栅电极98上以提供与栅极的电连接性。相较于平面式金氧半导体场效晶体管元件，鳍式场效晶体管元件提供数项优势。这些优势可包含更佳的晶片面积效率、改良的载流子迁移率及可与平面元件的制作处理相容的制作处理。因此，可能需要设计集成电路(integratedcircuit；IC)晶片，此晶片将鳍式场效晶体管元件用于集成电路晶片的一部分或整个集成电路晶片。然而，鳍式场效晶体管制作方法仍可具有挑战，如缺少用于形成隔离相邻电路单元的隔离结构的最佳化。例如，一或更多个虚设介电栅极形成于鳍中以隔离相邻的电路单元。虚设介电栅极的制作包含蚀刻鳍中的开口，随后再利用介电材料填充开口。然而，若为了增强应变效应而由硅锗(SiGe)形成鳍，则蚀刻鳍中开口将使鳍破裂，此继而将导致应变减小。又例如，形成一或更多个隔离栅极以包裹在鳍周围，并被施加受控电压(例如，Vdd或Vss)以隔离相邻的电路单元。隔本文档来自技高网...

【技术保护点】
1.一种半导体元件，其特征在于，包含：一第一鳍，沿一第一方向延伸；一第二鳍，沿该第一方向延伸；一隔离栅极，沿一第二方向延伸且与该第一鳍交叉，其中该隔离栅极包含一导电材料；以及一虚设介电栅极，自该隔离栅极的一端沿该第二方向延伸，并与该第二鳍重叠。

【技术特征摘要】
2017.11.30 US 62/593,103;2018.09.05 US 16/122,7721.一种半导体元件，其特...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71