具有电源轨的半导体装置制造方法及图纸

本公开提供一种半导体装置。所述半导体装置包括衬底、第一栅极结构、第一接触塞及电源轨。衬底包括在第一方向上延伸的第一单元区及第二单元区以及连接到第一单元区及第二单元区的在第二方向上相对的两端中的每一端的电源轨区。第一栅极结构在第二方向上从第一单元区与第二单元区之间的边界区域延伸到电源轨区。第一接触塞形成在电源轨区上且接触第一栅极结构的上表面。电源轨在电源轨区上在第一方向上延伸且电连接到第一接触塞。电源轨通过第一接触塞对第一栅极结构供应关断信号以将第一单元区与第二单元区电绝缘。本公开的半导体装置的相邻的单元区即使在具有高集成度的条件下，也可彼此有效地绝缘。

Semiconductor device with power rail

The present disclosure provides a semiconductor device. The semiconductor device comprises a substrate, a first gate structure, a first contact plug and a power rail. The substrate includes a first unit area and a second unit area extending in the first direction, and a power rail area connected to each end of the first unit area and the second unit area opposite in the second direction. In the second direction, the first gate structure extends from the boundary region between the first and second cell regions to the power rail region. The first contact plug is formed on the power rail area and contacts the upper surface of the first gate structure. The power rail extends in the first direction on the power rail area and is electrically connected to the first contact plug. The power rail supplies a turn-off signal to the first gate structure through the first contact plug to insulate the first unit area from the second unit area. The adjacent cell regions of the semiconductor devices of the present disclosure can be effectively insulated from each other even under conditions of high integration.

【技术实现步骤摘要】
具有电源轨的半导体装置[相关申请的交叉参考]本申请主张在2017年10月19日在韩国知识产权局(KoreanIntellectualPropertyOffice，KIPO)提出申请的韩国专利申请第10-2017-0135748号的优先权，所述韩国专利申请的内容全文并入本申请供参考。
本专利技术概念大体来说涉及半导体装置，且更具体来说涉及具有电源轨(powerrail)的半导体装置。
技术介绍
为使半导体装置的相邻的标准单元电隔离，可将各个标准单元之间边界区域处的栅极结构移除。在此过程期间，对与栅极结构相邻的源极/漏极层施加的应力可减弱。如果在相邻的标准单元中的每一者的边缘处形成有一个栅极结构且所述一个栅极结构被移除，则半导体装置的集成度可能由于栅极结构的面积而降低。
技术实现思路
本专利技术概念的一些实施例提供一种半导体装置，所述半导体装置包括衬底、第一栅极结构、第一接触塞及电源轨。所述衬底可包括第一单元区、第二单元区以及电源轨区，所述第一单元区及所述第二单元区可在第一方向上设置，且所述电源轨区可连接到所述第一单元区及所述第二单元区的在第二方向上相对的两端中的每一端，所述第二方向与所述第一方向实质上垂直。所述第一栅极结构可在所述衬底上在所述第二方向上从所述第一单元区与所述第二单元区之间的边界区域延伸到所述电源轨区。所述第一接触塞可形成在所述衬底的所述电源轨区上且接触所述第一栅极结构的上表面。所述电源轨可在所述衬底的所述电源轨区上在所述第一方向上延伸且可电连接到所述第一接触塞。所述电源轨可通过所述第一接触塞对所述第一栅极结构供应关断信号(turn-offsignal)，以将所述第一单元区与所述第二单元区彼此电绝缘。本专利技术概念的另一些实施例提供一种半导体装置，所述半导体装置包括衬底、有源鳍、第一栅极结构、第一接触塞及电源轨。所述衬底可包括第一单元区、第二单元区以及电源轨区，所述第一单元区与所述第二单元区可在第一方向上设置，且所述电源轨区可连接到所述第一单元区及所述第二单元区的在第二方向上相对的两端中的每一端，所述第二方向与所述第一方向实质上垂直。所述有源鳍可在所述衬底上在所述第一方向上从所述第一单元区的至少一部分连续地延伸到所述第二单元区的至少一部分。所述有源鳍可包括位于所述第一单元区上的第一部分以及位于所述第二单元区上的第二部分。所述第一栅极结构可在所述衬底上在所述第二方向上从所述第一单元区与所述第二单元区之间的边界区域延伸到所述电源轨区。所述第一接触塞可形成在所述衬底的所述电源轨区上且接触所述第一栅极结构的上表面。所述电源轨可在所述衬底的所述电源轨区上在所述第一方向上延伸且可电连接到所述第一接触塞。所述电源轨可通过所述第一接触塞向所述第一栅极结构供应关断信号，以将所述有源鳍的所述第一部分与所述第二部分彼此电绝缘。本专利技术概念的又一些实施例提供一种半导体装置，所述半导体装置包括衬底、第一栅极结构及第二栅极结构、第一接触塞及第二接触塞、第一电源轨及第二电源轨。所述衬底可包括第一电源轨区、第二电源轨区、第一单元区及第二单元区，所述第一电源轨区及所述第二电源轨区中的每一者可在第一方向上延伸，所述第一电源轨区与所述第二电源轨区可在第二方向上彼此间隔开，所述第二方向与所述第一方向实质上垂直，且所述第一单元区与所述第二单元区可设置在所述第一电源轨区与所述第二电源轨区之间并在所述第一方向上彼此接触。所述第一栅极结构与所述第二栅极结构可彼此间隔开，且所述第一栅极结构与所述第二栅极结构中的每一者可在所述衬底上在所述第二方向上从所述第一单元区与所述第二单元区之间的边界区域分别延伸到所述第一电源轨区及所述第二电源轨区。所述第一接触塞及所述第二接触塞可分别形成在所述衬底的所述第一电源轨区及所述第二电源轨区上，且所述第一接触塞及所述第二接触塞可分别接触所述第一栅极结构的上表面及所述第二栅极结构的上表面。所述第一电源轨可在所述衬底的所述第一电源轨区上在所述第一方向上延伸，且所述第一电源轨可电连接到所述第一接触塞且通过所述第一接触塞向所述第一栅极结构供应正电压。所述第二电源轨可在所述衬底的所述第二电源轨区上在所述第一方向上延伸，且所述第二电源轨可电连接到所述第二接触塞且通过所述第二接触塞向所述第二栅极结构供应地电压或负电压。所述第一单元区与所述第二单元区可彼此电绝缘。在一些实施例中，即使在具有高集成度的条件下，相邻的单元区也可彼此有效地绝缘。附图说明图1至图6是示出根据本专利技术概念一些实施例的半导体装置的平面图及剖视图。图7至图37是示出根据本专利技术概念一些实施例的半导体装置制作中的一些处理步骤的平面图及剖视图。图38及图39是示出根据本专利技术概念一些实施例的半导体装置的平面图。图40是示出根据本专利技术概念一些实施例的半导体装置的平面图。具体实施方式现将在下文中参照附图更充分地论述本专利技术概念，在附图中示出本专利技术概念的示例性实施例。图1至图6是示出根据本专利技术概念一些实施例的半导体装置的平面图或剖视图。图1及图2是平面图，且图3A至图6是剖视图。具体来说，图3A至图6分别是沿图2的线A-A'、B-B'、C-C'及D-D'截取的剖视图。图1A是示出衬底的区的平面图，图1B是示出半导体装置的主要元件的布局的平面图，且图2是图1所示区X的放大平面图。图1B仅示出栅极结构、接触塞、通孔、电源轨及配线的布局以避免使图式复杂。首先参照图1A，所述半导体装置可形成在包括第一区I及第二区II的衬底100上。衬底100可包含例如硅、锗、硅锗等半导体材料或例如GaP、GaAs、GaSb等III-V族半导体化合物。在一些实施例中，衬底100可为绝缘体上硅(silicon-on-insulator，SOI)衬底或绝缘体上锗(germanium-on-insulator，GOI)衬底。在一些实施例中，第一区I可为其中可形成单元的单元区，且第二区II可为其中可形成用于向单元施加各种电压(例如，源极电压、漏极电压、地电压等)的电源轨的电源轨区。在一些实施例中，第二区II可在第一方向上延伸，且多个第二区II可被形成为在第二方向上彼此间隔开。第一区I可设置在将与第一区I连接的各个第二区II之间。换句话说，第一区I的在第二方向上相对的两端中的每一端可连接到第二区II。在一些实施例中，第一区I可包括在第一方向上设置成与其连接的多个单元区。在图式中，第一区I只包括单元区(即，第一单元区CR1及第二单元区CR2)，然而本专利技术概念可并非仅限于此。在下文中，第一区I及第二区II可被界定成不仅包括衬底100的一些部分而且还包括与所述部分对应的上部空间及下部空间。在一些实施例中，第一区I可包括p型金属氧化物半导体(p-typemetaloxidesemiconductor，PMOS)区及n型金属氧化物半导体(n-typemetaloxidesemiconductor，NMOS)区，所述PMOS区与所述NMOS区可在第二方向上彼此间隔开。参照图1B、图2、图3A及图4至图6，所述半导体装置可包括有源鳍105、第一栅极结构282及第二栅极结构284、杂质层210、第一接触塞至第四接触塞372、374、342及344、第一通孔至第四通孔422、424、426及428、电源轨462及配线464。半导体本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：衬底，包括第一单元区、第二单元区以及电源轨区，所述第一单元区及所述第二单元区在第一方向上设置，且所述电源轨区连接到所述第一单元区及所述第二单元区的在第二方向上相对的两端中的每一端，所述第二方向与所述第一方向实质上垂直；第一栅极结构，在所述衬底上在所述第二方向上从所述第一单元区与所述第二单元区之间的边界区域延伸到所述电源轨区；第一接触塞，在所述衬底的所述电源轨区上，所述第一接触塞接触所述第一栅极结构的上表面；以及电源轨，在所述衬底的所述电源轨区上在所述第一方向上延伸，所述电源轨电连接到所述第一接触塞且通过所述第一接触塞对所述第一栅极结构供应关断信号，以将所述第一单元区与所述第二单元区彼此电绝缘。

【技术特征摘要】
2017.10.19 KR 10-2017-01357481.一种半导体装置，包括：衬底，包括第一单元区、第二单元区以及电源轨区，所述第一单元区及所述第二单元区在第一方向上设置，且所述电源轨区连接到所述第一单元区及所述第二单元区的在第二方向上相对的两端中的每一端，所述第二方向与所述第一方向实质上垂直；第一栅极结构，在所述衬底上在所述第二方向上从所述第一单元区与所述第二单元区之间的边界区域延伸到所述电源轨区；第一接触塞，在所述衬底的所述电源轨区上，所述第一接触塞接触所述第一栅极结构的上表面；以及电源轨，在所述衬底的所述电源轨区上在所述第一方向上延伸，所述电源轨电连接到所述第一接触塞且通过所述第一接触塞对所述第一栅极结构供应关断信号，以将所述第一单元区与所述第二单元区彼此电绝缘。2.根据权利要求1所述的半导体装置，还包括：有源鳍，在所述衬底上在所述第一方向上从所述第一单元区的至少一部分连续地延伸到所述第二单元区的至少一部分，其中所述第一栅极结构设置在所述有源鳍上。3.根据权利要求2所述的半导体装置，其中所述有源鳍包括：第一部分，在所述第一栅极结构以及所述第一单元区上与所述第一栅极结构相邻的区域之下；以及第二部分，在所述第一栅极结构及所述第二单元区上与所述第一栅极结构相邻的区域之下，且其中所述有源鳍的所述第一部分与所述第二部分彼此电绝缘。4.根据权利要求3所述的半导体装置，还包括：第一杂质层，在所述有源鳍的所述第一部分上；以及第二杂质层，在所述有源鳍的所述第二部分上。5.根据权利要求4所述的半导体装置，还包括：第二接触塞，在所述第一单元区及所述电源轨区上，所述第二接触塞接触所述第一杂质层的上表面且电连接到所述电源轨；第三接触塞，在所述第二单元区上，所述第三接触塞接触所述第二杂质层的上表面；以及配线，在所述第二单元区上，所述配线电连接到所述第三接触塞。6.根据权利要求5所述的半导体装置，还包括：第二栅极结构，在所述第一单元区上在所述第一方向上与所述第一栅极结构间隔开，所述第二栅极结构在所述第一方向上相邻于所述第一杂质层；以及第三栅极结构，在所述第二单元区上在所述第一方向上与所述第一栅极结构间隔开，所述第三栅极结构在所述第一方向上相邻于所述第二杂质层，其中所述第一杂质层用作包括所述第二栅极结构的第一晶体管的源极区，且所述第二杂质层用作包括所述第三栅极结构的第二晶体管的漏极区。7.根据权利要求5所述的半导体装置，还包括：第一通孔，在所述电源轨区上，所述第一通孔接触所述第二接触塞的上表面及所述电源轨。8.根据权利要求4所述的半导体装置，还包括：第二接触塞，在所述第一单元区及所述电源轨区上，所述第二接触塞接触所述第一杂质层的上表面且电连接到所述电源轨；以及第三接触塞，在所述第二单元区及所述电源轨区上，所述第三接触塞接触所述第二杂质层的上表面且电连接到所述电源轨。9.根据权利要求8所述的半导体装置，还包括：第二栅极结构，在所述第一单元区上在所述第一方向上与所述第一栅极结构间隔开，所述第二栅极结构在所述第一方向上相邻于所述第一杂质层；以及第三栅极结构，在所述第二单元区上在所述第一方向上与所述第一栅极结构间隔开，所述第三栅极结构在所述第一方向上相邻于所述第二杂质层，其中所述第一杂质层用作包括所述第二栅极结构的第一晶体管的源极区，且所述第二杂质层用作包括所述第三栅极结构的第二晶体管的源极区。10.根据权利要求4所述的半导体装置，还包括：第二接触塞，在所述第一单元区上，所述第二接触塞接触所述第一杂质层的上表面；第一配线，在所述第一单元区上，所述第一配线电连接到所述第二接触塞；第三接触塞，在所述第二单元区上，所述第三接触塞接触所述第二杂质层的上表面；以及第二配线，在所述第二单元区上，所述第二配线电连接到所述第三接触塞。11.根据权利要求10所述的半导体装置，还包括：第二栅极结构，在所述第一单元区上在所述第一方向上与所述第一栅极结构间隔开，所述第二栅极结构在所述第一方向上相邻于所述第一杂质层；以及第三栅极结构，在所述第二单元区上在所述第一方向上与所述第一栅极结构间隔开，所述第三栅极结构在所述第一方向上相邻于所述第二杂质层，其中所述第一杂质层用作包括所述第二栅极结构的第一晶体管的漏极区，且所述第二杂质层用作包括所述第三栅极结构的第二晶体管的漏极区。12.根据权利要求4所述的半导体装置，其中所述第一杂质层及所述第二杂质层中的每一者包含经p型杂质掺杂的硅锗。13.根据权利要求12所述的半导体装置，其中所述电源轨向所述第一栅极结构供应正电压。14.根据权利要求4所述的半导体装置，其中所述第一杂质层及所述第二杂质层中的每一者包含经n型杂质掺杂的硅或经n型杂质掺杂的碳化硅。15.根据权利要求14所...

【专利技术属性】
技术研发人员：朴判济，梁在锡，金煐勳，李海王，千宽永，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR