半导体器件制造技术

本实用新型专利技术提供一种半导体器件，包括基底、在基底上设置的硬掩膜层及在硬掩膜层上设置的第一牺牲层，在第一牺牲层形成有微图案。本实用新型专利技术提高了半导体器件的套刻精度，避免了接触电阻和寄生电容问题的产生，大大提高了产品成品率，同时本实用新型专利技术产品结构简单，成本低。

semiconductor device

The utility model provides a semiconductor device, which comprises a base, a hard mask layer arranged on the base and a first sacrificial layer arranged on the hard mask layer. A micro pattern is formed on the first sacrificial layer. The utility model improves the engraving accuracy of semiconductor devices, avoids the problems of contact resistance and parasitic capacitance, greatly improves the product yield, and the product structure of the utility model is simple and the cost is low.

【技术实现步骤摘要】
半导体器件
本技术涉及半导体制造领域，特别涉及半导体集成电路制造领域，具体涉及一种半导体器件。
技术介绍
光刻是制造集成电路中所使用的基本工艺。总的来说，光刻包括在材料层或衬底(substrate)上方形成光或辐射敏感材料层，例如光阻。将该辐射敏感材料选择性暴露于由光源(例如深紫外或极紫外源)产生的光，以将由掩膜定义的图案转移至该辐射敏感材料。该辐射敏感材料的暴露层经显影以定义图案化掩膜层。接着，通过该图案化掩膜层在该下方材料层或衬底上可执行各种工艺操作，例如蚀刻或离子注入工艺。集成电路制造的目的是在集成电路产品上忠实地复制原始的电路设计。现有技术公开了光刻工艺是集成电路制造过程中的关键工艺之一。随着集成电路特征尺寸不断缩小，版图图案密度不断增加，但光刻所用光源的波长并未显著减小，曝光解析度并未显著提升，由此导致在同一掩膜版上，图案冲突数量不断增加。所述图案冲突定义为两个版图图案相隔距离小于某一特定值，这一特定值称为冲突距离。研究显示，多重曝光光刻技术是解决图案冲突的有效途径之一。多重曝光光刻工艺是将版图图案分解到多张不同的掩膜版上，通过多次曝光和刻蚀的迭代过程，最终形成完整的硅片图案。如何将GDSII设计版图图案分配到多张不同的掩膜版上，使得在同一张掩膜版上的图案冲突最少，是多重曝光版图分配方法的关键；同时，为了减少冲突数量，同一版图图案可能会被分割并分配到不同的掩膜版上。在20/22纳米工艺技术节点中，双重曝光光刻工艺已得到广泛应用。在双重曝光光刻工艺中，分配到两张掩膜版上的图案通常使用曝光-刻蚀-曝光-刻蚀工艺(LELE)进行制造，双重图案化是一种曝光方法，其包括将密集的总体目标电路图案分为(也就是划分或分离)两个独立的较不密集图案。接着，通过使用两个独立的掩膜(其中，该掩膜的其中一个用以对该较不密集图案的其中一个成像，且另一个掩膜用以对另一个较不密集图案成像)，将该简单的较不密集图案独立印刷于晶圆上。此技术有效降低光刻工艺的复杂性，提高可达到的分辨率并能够印刷更小的特征，否则的话，使用现有的光刻工具是不可能的。光刻-蚀刻-光刻-蚀刻(LELE)是一种这样的多重图案化技术。但在14/16纳米工艺技术节点，随着集成电路特征尺寸的进一步缩小，版图图案更加密集，很难将原始版图图案分解在两张掩膜版上且不产生图案冲突，为此引入三重曝光光刻工艺。在三重曝光工艺中，通常使用曝光-刻蚀-曝光-刻蚀-曝光-刻蚀(LELELE)工艺进行生产，三重图案化是一种更为复杂的曝光方法，其包括将密集的总体目标电路图案分为(也就是划分或分离)三个独立的较不密集图案。接着，通过使用三个独立的掩膜，将简单的较不密集图案独立印刷于晶圆上。此技术有效降低光刻工艺的复杂性，提高可达到的分辨率并能够印刷更小的特征，否则的话，使用现有的光刻工具是不可能的。光刻-蚀刻-光刻-蚀刻-光刻-蚀刻(litho-etch-litho-etch-litho-etch；LELELE)是一种这样的多重图案化技术。图案无法通过单个掩膜形成，而是被分成三个图案。向各个图案分配不同的颜色，其中，在各种的颜色内都满足设计规则。不过，LELELE需要在掩膜之间仔细对准，该项技术存在过程繁琐、成本高和周期长且层间套刻精准度低等问题。专利公开号为CN103578952A的中国专利，公开了一种利用间隙壁技术形成栅极的晶体管的制造方法。在该技术的方法中，在虚设栅极堆栈的侧面，依次形成第一间隙壁、第二间隙壁和第三间隙壁，通过去除第二间隙壁形成了宽度由第二间隙壁控制的栅极凹槽，继而在栅极凹槽中形成所需要的栅极和栅极绝缘层。专利公开号为CN105470117A的中国专利，公开了一种基于双图案的半导体器件及其制造方法、电子装置，所述方法包括以下步骤：提供半导体衬底，在所述半导体衬底上形成有若干间隔设置的虚拟核叠层；在所述虚拟核叠层的侧壁上依次形成方形的第一间隙壁和第二间隙壁；去除所述虚拟核叠层，以得到由所述第一间隙壁和所述第二间隙壁组成的间隙壁阵列；回蚀刻所述第一间隙壁或所述第二间隙壁，以使所述间隙壁阵列之间的距离相等。以上方法工艺操作复杂，不能大规模推广使用。
技术实现思路
本技术要解决的技术问题是提供一种套刻精度高、结构简单、成本低并具有精细微图案的半导体器件，为实现上述技术目的，本技术采取的具体的技术方案为：一种半导体器件，包括基底、在所述基底上设置的硬掩膜层及在所述硬掩膜层上设置的第一牺牲层，在所述第一牺牲层上形成有微图案，所述微图案的通过以下步骤以达成，在所述第一牺牲层上设置第二牺牲层，在所述第二牺牲层上设置第三牺牲层；刻蚀所述第三牺牲层，利用曝光显影和图形转置形成第一点状图案，所述第一点状图案由第一列图案柱在所述第二牺牲层上组合形成；刻蚀所述第二牺牲层，利用曝光显影和图形转置形成第二点状图案，所述第二点状图案由第一列图案柱和第二列图案柱在所述第一牺牲层上组合构成，所述第一列图案柱和所述第二列图案柱之间的间隔包括小间隔和大间隔；在所述第二点状图案上沉积自对准覆盖层，所述自对准覆盖层完全覆盖所述小间隔，在所述自对准覆盖层上沉积第四牺牲层，再利用自对准形成第三点状图案，所述第三点状图案由第一列图案柱、第二列图案柱及第三列图案柱在所述第一牺牲层上组合形成，所述第三列图案柱位于所述大间隔内；以所述第三点状图案为掩膜对所述第一牺牲层进行刻蚀在所述第一牺牲层形成微图案。作为改进的技术方案，所述自对准覆盖层的沉积厚度大于所述小间隔宽度的二分之一。作为改进的技术方案，所述自对准覆盖层的沉积厚度小于所述大间隔宽度的二分之一。作为改进的技术方案，在所述第三牺牲层上涂布光刻胶，进行第一次光刻工艺，形成第一光刻胶图形，以所述第一光刻胶图形为掩膜，刻蚀所述第三牺牲层，将所述第一光刻胶图形转移至所述第三牺牲层上形成所述第一点状图案。作为改进的技术方案，在所述第一点状图案上涂布光刻胶，进行第二次光刻工艺，形成第二光刻胶图形，以所述第一点状图案和所述第二光刻胶图形为掩膜，对所述第二牺牲层进行刻蚀，将所述第一点状图案和所述第二光刻胶图形转移至所述第二牺牲层上形成所述第二点状图案。作为改进的技术方案，在所述第二点状图案上沉积自对准覆盖层，所述自对准覆盖层完全覆盖所述小间隔，在所述自对准覆盖层上沉积所述第四牺牲层，刻蚀所述第四牺牲层使得所述第四牺牲层仅残留于所述大间隔中，进一步刻蚀所述自对准覆盖层，形成第三点状图案。作为改进的技术方案，所述第三牺牲层和所述第一牺牲层采用相同的材料，所述第三牺牲层包含硼磷硅玻璃层。作为改进的技术方案，所述第二牺牲层和所述第四牺牲层采用相同的材料，所述第二牺牲层包含氧化硅层。有益效果本技术提供一种具有微图案的半导体器件，包括基底、在基底上设置的硬掩膜层及在硬掩膜层上设置的第一牺牲层，在第一牺牲层上形成有微图案，利用曝光显影和图形转置形成第一点状图案和第二点状图案，第二点状图案由第一列图案柱和第二列图案柱形成，第一列图案柱和所述第二列图案柱之间的间隔包括小间隔和大间隔；在第二点状图案上沉积自对准覆盖层，自对准覆盖层完全覆盖所述小间隔，自对准覆盖层充分保护了第二点状图案不受后续沉积和蚀刻步骤的影响。再利用自对准技术形成第三点状图案，本技术提高了半本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括基底、在所述基底上设置的硬掩膜层及在所述硬掩膜层上设置的第一牺牲层，在所述第一牺牲层上形成有微图案，其特征在于，所述微图案的通过以下步骤以达成，在所述第一牺牲层上设置第二牺牲层，在所述第二牺牲层上设置第三牺牲层；刻蚀所述第三牺牲层，利用曝光显影和图形转置形成第一点状图案，所述第一点状图案由第一列图案柱在所述第二牺牲层上组合形成；刻蚀所述第二牺牲层，利用曝光显影和图形转置形成第二点状图案，所述第二点状图案由第一列图案柱和第二列图案柱在所述第一牺牲层上组合构成，所述第一列图案柱和所述第二列图案柱之间的间隔包括小间隔和大间隔；在所述第二点状图案上沉积自对准覆盖层，所述自对准覆盖层完全覆盖所述小间隔，在所述自对准覆盖层上沉积第四牺牲层，再利用自对准形成第三点状图案，所述第三点状图案由第一列图案柱、第二列图案柱及第三列图案柱在所述第一牺牲层上组合形成，所述第三列图案柱位于所述大间隔内；以所述第三点状图案为掩膜对所述第一牺牲层进行刻蚀在所述第一牺牲层形成微图案。

【技术特征摘要】
1.一种半导体器件，包括基底、在所述基底上设置的硬掩膜层及在所述硬掩膜层上设置的第一牺牲层，在所述第一牺牲层上形成有微图案，其特征在于，所述微图案的通过以下步骤以达成，在所述第一牺牲层上设置第二牺牲层，在所述第二牺牲层上设置第三牺牲层；刻蚀所述第三牺牲层，利用曝光显影和图形转置形成第一点状图案，所述第一点状图案由第一列图案柱在所述第二牺牲层上组合形成；刻蚀所述第二牺牲层，利用曝光显影和图形转置形成第二点状图案，所述第二点状图案由第一列图案柱和第二列图案柱在所述第一牺牲层上组合构成，所述第一列图案柱和所述第二列图案柱之间的间隔包括小间隔和大间隔；在所述第二点状图案上沉积自对准覆盖层，所述自对准覆盖层完全覆盖所述小间隔，在所述自对准覆盖层上沉积第四牺牲层，再利用自对准形成第三点状图案，所述第三点状图案由第一列图案柱、第二列图案柱及第三列图案柱在所述第一牺牲层上组合形成，所述第三列图案柱位于所述大间隔内；以所述第三点状图案为掩膜对所述第一牺牲层进行刻蚀在所述第一牺牲层形成微图案。2.根据权利要求1所述的半导体器件，其特征在于，所述自对准覆盖层的沉积厚度大于所述小间隔宽度的二分之一。3.根据权利要求2所述的半导体器件，其特征在于，所述自对准覆盖层的...

【专利技术属性】
技术研发人员：高玮，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34