【技术实现步骤摘要】
本公开涉及集成电路领域，尤其涉及一种半导体互连结构及其形成方法、半导体封装结构。
技术介绍
1、硅通孔技术(through silicon via，tsv)技术是一项高密度封装技术，正在逐渐取代目前工艺比较成熟的引线键合技术，被认为是第四代封装技术。硅通孔技术通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互连。硅通孔技术可以通过垂直互连减小互联长度，减小信号延迟，降低电容/电感，实现芯片间的低功耗，高速通讯，增加宽带和实现器件集成的小型化。基于硅通孔技术的三维(3d)封装具有更好的电气互连性能、更宽的带宽、更高的互连密度、更低的功耗、更小的尺寸及更轻的质量。
2、随着三维(3d)封装的日益发展，硅通孔技术变得更重要。硅通孔的性能直接关系到三维封装的可靠性及良率等问题，为了提高三维封装的可靠性及良率，需要提供具有高稳定性和高可靠性的硅通孔。因此，如何提高硅通孔的稳定性和可靠性成为目前亟需解决的问题。
技术实现思路
1、本公开所要解决的技术问题是，提供一种半导体互连结构及其形成方法、半导体封装结构，其能够提高半导体互连结构的散热性能及机械强度。
2、为了解决上述问题，本公开提供了一种半导体互连结构，其包括：基底，具有相对设置的第一表面及第二表面；多个彼此独立的导电柱，设置在所述基底内，且每一所述导电柱自所述第一表面延伸至所述第二表面，所述导电柱的第一端暴露于所述第一表面，所述导电柱的第二端暴露于所述第二表面；第一导电连接垫，设置在所述基底的第一表面上，
3、在一实施例中，所述第一导电连接垫包括沿第一方向延伸且沿第二方向间隔排列的第一图形、以及沿所述第二方向延伸且沿所述第一方向排列的第二图形，所述第一图形与所述第二图形相交处构成所述第一节点。
4、在一实施例中，所述导电柱的第一端落在所述第一节点内。
5、在一实施例中，还包括第二导电连接垫，所述第二导电连接垫设置在所述基底的第二表面，且与所述导电柱的第二端连接，所有所述导电柱的第二端通过所述第二导电连接垫互连。
6、在一实施例中，所述第二导电连接垫包括网状结构，所述网状结构包括多个第二节点，每一所述第二节点与一个或多个所述导电柱的第二端连接，或者每一所述导电柱的第二端与一个或多个所述第二节点连接。
7、在一实施例中，所述第二导电连接垫包括沿第一方向延伸且沿第二方向间隔排列的第三图形、以及沿所述第二方向延伸且沿所述第一方向排列的第四图形，所述第三图形与所述第四图形相交处构成所述第二节点。
8、在一实施例中，所述导电柱的第二端落在所述第二节点内。
9、在一实施例中，所述基底的厚度为30～50微米。
10、在一实施例中，所述导电柱在平行于所述基底的剖面上的最大尺寸的范围为2～5微米。
11、在一实施例中，所述导电柱与所述第一导电连接垫一体成型。
12、在一实施例中，所述第一表面具有凹陷区域，所述凹陷区域形成沟槽，所述第一导电连接垫至少部分位于所述沟槽内。
13、在一实施例中，还包括种子层，所述种子层设置在所述导电柱与所述基底之间及所述第一导电连接垫与所述基底之间。
14、本公开实施例还提供一种半导体互连结构的形成方法，其包括：提供基底；在所述基底内形成多个通孔以及多条沟槽，所述多条沟槽连接成网状沟槽述网状沟槽的一个交叉点暴露一个或多个所述通孔，或者所述网状沟槽的一个或多个交叉点暴露一个所述通孔；在所述通孔与所述网状沟槽内填充导电材料，以在所述通孔内形成导电柱，在所述网状沟槽内形成第一导电连接垫；减薄所述基底，暴露所述导电柱背离所述第一导电连接垫的一端。
15、在一实施例中，在所述基底内形成所述通孔与所述网状沟槽的步骤包括：在所述基底内形成过孔，所述过孔沿第一方向及第二方向阵列排布；去除所述基底的部分厚度形成多条第一沟槽与多条第二沟槽，所述第一沟槽沿所述第二方向延伸且沿所述第一方向间隔排布，所述第二沟槽沿所述第一方向延伸且沿所述第二方向间隔排布，所述第一沟槽与所述第二沟槽经过所述过孔，所述第一沟槽与所述第二沟槽的交叉区域为所述交叉点。
16、在一实施例中，在所述基底内形成所述通孔与所述网状沟槽的步骤包括：去除所述基底的部分厚度形成多条第一沟槽与多条第二沟槽，所述第一沟槽沿所述第二方向延伸且沿所述第一方向间隔排布，所述第二沟槽沿所述第一方向延伸且沿所述第二方向间隔排布，所述第一沟槽与所述第二沟槽的交叉区域为所述交叉点；在所述交叉点，沿垂直所述基底方向去除所述基底形成所述通孔。
17、在一实施例中，在所述通孔与所述网状沟槽内填充导电材料的步骤之前还包括：在所述通孔与所述网状沟槽内壁形成种子层；在所述通孔与所述网状沟槽内填充导电材料的步骤中，所述导电材料覆盖所述种子层，且填满所述通孔与所述网状沟槽。
18、本公开实施例还提供一种半导体封装结构，其包括如上所述的半导体互连结构。
19、本公开实施例提供的半导体互连结构及其形成方法、半导体封装结构中，半导体互连结构将一个横截面积大的导电柱分隔为由多个横截面积小的导电柱构成的导电柱阵列，大大提高了所述导电柱的表面积，增加了所述半导体互连结构的散热性能，且多个所述导电柱分散设置在所述基底中，所述基底对所述导电柱起到进一步的支撑作用，进而增加了所述半导体互连结构的机械性能。另外，所述第一导电连接垫为网状结构，而并非是一片式结构，增大了所述第一导电连接垫的表面积，也进一步增大了所述半导体互连结构的散热面积。
本文档来自技高网...【技术保护点】
1.一种半导体互连结构，其特征在于，包括：
2.根据权利要求1所述的半导体互连结构，其特征在于，所述第一导电连接垫包括沿第一方向延伸且沿第二方向间隔排列的第一图形、以及沿所述第二方向延伸且沿所述第一方向排列的第二图形，所述第一图形与所述第二图形相交处构成所述第一节点。
3.根据权利要求1所述的半导体互连结构，其特征在于，所述导电柱的第一端落在所述第一节点内。
4.根据权利要求1所述的半导体互连结构，其特征在于，还包括第二导电连接垫，所述第二导电连接垫设置在所述基底的第二表面，且与所述导电柱的第二端连接，所有所述导电柱的第二端通过所述第二导电连接垫互连。
5.根据权利要求4所述的半导体互连结构，其特征在于，所述第二导电连接垫包括网状结构，所述网状结构包括多个第二节点，每一所述第二节点与一个或多个所述导电柱的第二端连接，或者每一所述导电柱的第二端与一个或多个所述第二节点连接。
6.根据权利要求5所述的半导体互连结构，其特征在于，所述第二导电连接垫包括沿第一方向延伸且沿第二方向间隔排列的第三图形、以及沿所述第二方向延伸且沿所述
7.根据权利要求5所述的半导体互连结构，其特征在于，所述导电柱的第二端落在所述第二节点内。
8.根据权利要求1所述的半导体互连结构，其特征在于，所述基底的厚度为30～50微米。
9.根据权利要求8所述的半导体互连结构，其特征在于，所述导电柱在平行于所述基底的剖面上的最大尺寸的范围为2～5微米。
10.根据权利要求1所述的半导体互连结构，其特征在于，所述导电柱与所述第一导电连接垫一体成型。
11.根据权利要求1至10任一项所述的半导体互连结构，其特征在于，所述第一表面具有凹陷区域，所述凹陷区域形成沟槽，所述第一导电连接垫至少部分位于所述沟槽内。
12.根据权利要求1至10任一项所述的半导体互连结构，其特征在于，还包括种子层，所述种子层设置在所述导电柱与所述基底之间及所述第一导电连接垫与所述基底之间。
13.一种半导体互连结构的形成方法，其特征在于，包括：
14.根据权利要求13所述的半导体互连结构的形成方法，其特征在于，在所述基底内形成所述通孔与所述网状沟槽的步骤包括：
15.根据权利要求13所述的半导体互连结构的形成方法，其特征在于，在所述基底内形成所述通孔与所述网状沟槽的步骤包括：
16.根据权利要求13所述的半导体互连结构的形成方法，其特征在于，在所述通孔与所述网状沟槽内填充导电材料的步骤之前还包括：在所述通孔与所述网状沟槽内壁形成种子层；
17.一种半导体封装结构，其特征在于，包括如权利要求1～12任意一项所述的半导体互连结构。
...【技术特征摘要】
1.一种半导体互连结构，其特征在于，包括：
2.根据权利要求1所述的半导体互连结构，其特征在于，所述第一导电连接垫包括沿第一方向延伸且沿第二方向间隔排列的第一图形、以及沿所述第二方向延伸且沿所述第一方向排列的第二图形，所述第一图形与所述第二图形相交处构成所述第一节点。
3.根据权利要求1所述的半导体互连结构，其特征在于，所述导电柱的第一端落在所述第一节点内。
4.根据权利要求1所述的半导体互连结构，其特征在于，还包括第二导电连接垫，所述第二导电连接垫设置在所述基底的第二表面，且与所述导电柱的第二端连接，所有所述导电柱的第二端通过所述第二导电连接垫互连。
5.根据权利要求4所述的半导体互连结构，其特征在于，所述第二导电连接垫包括网状结构，所述网状结构包括多个第二节点，每一所述第二节点与一个或多个所述导电柱的第二端连接，或者每一所述导电柱的第二端与一个或多个所述第二节点连接。
6.根据权利要求5所述的半导体互连结构，其特征在于，所述第二导电连接垫包括沿第一方向延伸且沿第二方向间隔排列的第三图形、以及沿所述第二方向延伸且沿所述第一方向排列的第四图形，所述第三图形与所述第四图形相交处构成所述第二节点。
7.根据权利要求5所述的半导体互连结构，其特征在于，所述导电柱的第二端落在所述第二节点内。
8.根据权利要求1所述的半导体互连结构，其...
【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。