【技术实现步骤摘要】
本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。
技术介绍
1、存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存(random access memory，ram)可分为动态随机存取存储器(dynamic randomaccess memory，dram)与静态随机存取存储器(static random-access memory，sram)两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。
2、存储单元通常包括电容器和晶体管，晶体管的漏极与位线结构相连、源极与电容器相连，电容器包括电容接触结构和电容，存储单元的字线结构能够控制晶体管的沟道区的打开或关闭，进而通过位线结构读取存储在电容器中的数据信息，或者通过位线结构将数据信息写入到电容器中进行存储。
3、然而有必要提高向位线输入数据信息或者读取存储信息的可靠性。
技术实现思路
1、本公开实施例提供一种半导体结构及其制作方法，至少可以提高向位线输入数据信息或者读取存储信息的可靠性。
2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底；多个位于所述基底上的存储单元区，所述存储单元区包括有源区，所述有源区沿第一方向及第三方向间隔排布，沿第二方向延伸，且所述有源区包括第一掺杂区；位线结构，所述位线结构与所述第一掺杂区接触连接，且所述位线结构沿所述第一方向延伸，沿所述第三方向间隔排布；多个位线引出结构，所
3、在一些实施例中，所述位线引出结构包括主体部及连接部，所述主体部与所述位线结构接触连接，所述连接部位于所述主体部的侧壁，且所述连接部与连接同一所述位线结构的相邻的所述主体部连接。
4、在一些实施例中，所述位线结构包括多个沿所述第三方向间隔排布的所述连接部，且所述连接部均与相邻的所述主体部接触连接。
5、在一些实施例中，所述位线引出结构的所述主体部沿所述第三方向贯穿多条所述位线结构，连接同一所述位线结构的所述位线引出结构在任意相邻的两条所述位线结构之间均设置有所述连接部。
6、在一些实施例中，沿所述第一方向，与同一所述位线结构连接的相邻所述主体部之间的间距为第一间距，与不同所述位线结构连接的相邻所述主体部之间的间距为第二间距，所述第二间距大于所述第一间距。
7、在一些实施例中，所述第二间距大于三倍的所述第一间距。
8、在一些实施例中，所述第一间距为10～50nm，所述第二间距为30～150nm。
9、在一些实施例中，与不同所述位线结构连接的所述位线引出结构沿所述第一方向间隔排布，与同一所述位线结构连接的所述位线引出结构沿所述第一方向和/或所述第二方向间隔排布。
10、在一些实施例中，所述位线结构的材料与所述位线引出结构的材料相同。
11、在一些实施例中，所述有源区还包括：沟道区及第二掺杂区；所述半导体结构还包括：字线结构和/或电容结构，所述字线结构环绕所述沟道区，且所述字线结构沿所述第一方向间隔排布，沿所述第三方向延伸，所述电容结构与所述第二掺杂区接触连接，且所述电容结构沿所述第一方向及所述第三方向间隔排布。
12、在一些实施例中，所述有源区在所述位线结构上的正投影与所述位线引出结构在所述第一方向上相互间隔。
13、在一些实施例中，还包括：第一隔离结构，所述第一隔离结构位于相邻的所述位线结构之间；第二隔离结构，所述第二隔离结构位于部分所述位线引出结构的侧壁。
14、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制作方法，包括：提供基底；形成多个存储单元区，所述存储单元区包括有源区，所述有源区沿第一方向及第三方向间隔排布，沿第二方向延伸，且所述有源区包括第一掺杂区；形成位线结构，所述位线结构与所述第一掺杂区接触连接，且所述位线结构沿所述第一方向延伸，沿所述第三方向间隔排布；形成多个位线引出结构，所述位线引出结构间隔排布，沿所述第三方向延伸，一所述位线结构与至少两个所述位线引出结构接触连接，且与同一所述位线结构连接的所述位线引出结构之间相互连接；其中，所述第一方向、所述第二方向及所述第三方向两两相交。
15、在一些实施例中，形成所述位线引出结构的方法包括：形成主体部，所述主体部与所述位线结构接触连接；形成连接部，所述连接部位于所述主体部的侧壁，且所述连接部与连接同一所述位线结构的相邻的所述主体部连接。
16、在一些实施例中，沿所述第三方向，相邻的所述位线结构之间还包括第一隔离结构，形成所述主体部的方法，包括：沿所述第三方向刻蚀所述位线结构及所述第一隔离结构，以形成多个第一凹槽，所述第一凹槽暴露所述位线结构的表面，暴露不同所述位线结构的不同所述第一凹槽的深度不同；刻蚀所述第一凹槽侧壁暴露的部分所述位线结构，以形成第二凹槽；形成第二隔离结构，所述第二隔离结构填充满所述第二凹槽；形成主体部，所述主体部填充满所述第一凹槽。
17、在一些实施例中，形成所述第二凹槽前还包括：形成绝缘层，所述绝缘层位于所述第一凹槽暴露的所述位线结构的顶面；形成所述第二隔离结构之后还包括：去除所述绝缘层，以暴露所述位线结构的顶面。
18、在一些实施例中，形成所述第二隔离结构的方法包括：形成第二初始隔离结构，所述第二初始隔离结构位于所述第二凹槽内，且所述第二初始隔离结构还覆盖所述第一隔离结构的侧壁；刻蚀所述第二初始隔离结构，以暴露所述第一隔离结构的侧壁，剩余所述第二初始隔离结构作为所述第二隔离结构。
19、在一些实施例中，所述第一隔离结构包括：层叠设置的第一隔离层、第二隔离层及第三隔离层，形成所述连接部的方法包括：刻蚀部分所述第二隔离层，以形成第三凹槽，所述第三凹槽连通暴露同一所述位线结构的表面的所述第一凹槽；形成连接部，所述连接部填充满所述第三凹槽。
20、在一些实施例中，所述有源区还包括：沟道区及第二掺杂区，形成所述位线结构前或形成所述位线结构后还包括：形成字线结构，所述字线结构环绕所述沟道区；且所述字线结构沿所述第一方向间隔排布，沿所述第三方向延伸；形成电容结构，所述电容结构与所述第二掺杂区接触连接，且所述电容结构沿所述第一方向及所述第三方向间隔排布。
21、本公开实施例提供的技术方案至少具有以下优点：通过设置位线引出结构向位线结构输入信号，通过设置一位线结构与至少两个位线引出结构接触连接，从而可以增加向位线结构的传输数据信息的路径，且通过设置与同一位线结构连接的位线引出结构之间相互连接可以提高通过位线引出结构向位线结构传输信号的输入信号的可靠性，进而可以提高向位线结构输入数据信息的可靠性，或者读出位线结构的数据信息的本文档来自技高网...
【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述位线引出结构包括主体部及连接部，所述主体部与所述位线结构接触连接，所述连接部位于所述主体部的侧壁，且所述连接部与连接同一所述位线结构的相邻的所述主体部连接。
3.根据权利要求2所述的半导体结构，其特征在于，所述位线引出结构包括多个沿所述第三方向间隔排布的所述连接部，且所述连接部均与相邻的所述主体部接触连接。
4.根据权利要求2或3所述的半导体结构，其特征在于，所述位线引出结构的所述主体部沿所述第三方向贯穿多条所述位线结构，连接同一所述位线结构的所述位线引出结构在任意相邻的两条所述位线结构之间均设置有所述连接部。
5.根据权利要求2所述的半导体结构，其特征在于，沿所述第一方向，与同一所述位线结构连接的相邻所述主体部之间的间距为第一间距，与不同所述位线结构连接的相邻所述主体部之间的间距为第二间距，所述第二间距大于所述第一间距。
6.根据权利要求5所述的半导体结构，其特征在于，所述第二间距大于三倍的所述第一间距。
7.根据权
8.根据权利要求1所述的半导体结构，其特征在于，与不同所述位线结构连接的所述位线引出结构沿所述第一方向间隔排布，与同一所述位线结构连接的所述位线引出结构沿所述第一方向和/或所述第二方向间隔排布。
9.根据权利要求1所述的半导体结构，其特征在于，所述位线结构的材料与所述位线引出结构的材料相同。
10.根据权利要求1所述的半导体结构，其特征在于，所述有源区还包括：沟道区及第二掺杂区；
11.根据权利要求1所述的半导体结构，其特征在于，所述有源区在所述位线结构上的正投影与所述位线引出结构在所述第一方向上相互间隔。
12.根据权利要求1所述的半导体结构，其特征在于，还包括：
13.一种半导体结构的制作方法，其特征在于，包括：
14.根据权利要求13所述的半导体结构的制作方法，其特征在于，形成所述位线引出结构的方法包括：
15.根据权利要求14所述的半导体结构的制作方法，其特征在于，沿所述第三方向，相邻的所述位线结构之间还包括第一隔离结构，形成所述主体部的方法，包括：
16.根据权利要求15所述的半导体结构的制作方法，其特征在于，形成所述第二凹槽前还包括：形成绝缘层，所述绝缘层位于所述第一凹槽暴露的所述位线结构的顶面；
17.根据权利要求16所述的半导体结构的制作方法，其特征在于，形成所述第二隔离结构的方法包括：
18.根据权利要求16所述的半导体结构的制作方法，其特征在于，所述第一隔离结构包括：层叠设置的第一隔离层、第二隔离层及第三隔离层，形成所述连接部的方法包括：刻蚀部分所述第二隔离层，以形成第三凹槽，所述第三凹槽连通暴露同一所述位线结构的表面的所述第一凹槽；
19.根据权利要求13所述的半导体结构的制作方法，其特征在于，所述有源区还包括：沟道区及第二掺杂区，形成所述位线结构前或形成所述位线结构后还包括：
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述位线引出结构包括主体部及连接部，所述主体部与所述位线结构接触连接，所述连接部位于所述主体部的侧壁，且所述连接部与连接同一所述位线结构的相邻的所述主体部连接。
3.根据权利要求2所述的半导体结构，其特征在于，所述位线引出结构包括多个沿所述第三方向间隔排布的所述连接部，且所述连接部均与相邻的所述主体部接触连接。
4.根据权利要求2或3所述的半导体结构，其特征在于，所述位线引出结构的所述主体部沿所述第三方向贯穿多条所述位线结构，连接同一所述位线结构的所述位线引出结构在任意相邻的两条所述位线结构之间均设置有所述连接部。
5.根据权利要求2所述的半导体结构，其特征在于，沿所述第一方向，与同一所述位线结构连接的相邻所述主体部之间的间距为第一间距，与不同所述位线结构连接的相邻所述主体部之间的间距为第二间距，所述第二间距大于所述第一间距。
6.根据权利要求5所述的半导体结构，其特征在于，所述第二间距大于三倍的所述第一间距。
7.根据权利要求5或6所述的半导体结构，其特征在于，所述第一间距为10～50nm，所述第二间距为30～150nm。
8.根据权利要求1所述的半导体结构，其特征在于，与不同所述位线结构连接的所述位线引出结构沿所述第一方向间隔排布，与同一所述位线结构连接的所述位线引出结构沿所述第一方向和/或所述第二方向间隔排布。
9.根据权利要求1所述的半导体结构，其特征在于，所述位线结构的材...
【专利技术属性】
技术研发人员：黄猛，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。