【技术实现步骤摘要】
实施方式主要涉及一种半导体存储装置。
技术介绍
1、作为半导体存储装置，已知有nand(not and，与非)型闪速存储器。
技术实现思路
1、实施方式提供一种能够提高处理能力的半导体存储装置。
2、实施方式的半导体存储装置包含：多个第1配线层，在半导体衬底上方介隔第1绝缘层而积层；第1及第2存储柱，贯通多个第1配线层；以及多个第1插头，底面分别与多个第1配线层相接。多个第1配线层包含：第1阵列区域，供第1存储柱贯通多个第1配线层；第2阵列区域，供第2存储柱贯通多个第1配线层；以及连接区域，形成分别与多个第1插头连接的多个连接部。沿着与半导体衬底平行的第1方向依次配置第1阵列区域、连接区域、及第2阵列区域。
【技术保护点】
1.一种半导体存储装置，具备：
2.根据权利要求1所述的半导体存储装置，其中所述第3区域包含分别与所述多个第1配线层中的一个连接的多个连接部，且
3.根据权利要求2所述的半导体存储装置，其中所述多个连接部的至少一部分配置成2级台阶的阶梯状。
4.根据权利要求2所述的半导体存储装置，其中所述多个连接部沿着所述第1方向配置成2列阶梯状。
5.根据权利要求1所述的半导体存储装置，其中所述多个第1配线层中位于最上层的第1配线层包含在所述第3区域中分离而成的与所述第1存储柱相接的第1配线部以及与所述第2存储柱相接的第2配线部。
6.根据权利要求1所述的半导体存储装置，其中所述第1及第2存储柱分别包含：半导体层、依次设置在所述半导体层的侧面的第2绝缘层、电荷蓄积层、及第3绝缘层。
7.根据权利要求1所述的半导体存储装置，还具备电路，所述电路设置在所述多个第1配线层的下方且电连接着所述多个第2插头的底面。
8.根据权利要求7所述的半导体存储装置，其中所述电路为行解码器。
9.根据权利要求6所述的半导
10.根据权利要求9所述的半导体存储装置，还具备读出放大器，所述第2配线层连接至所述读出放大器。
11.根据权利要求1所述的半导体存储装置，还具备第3配线层，所述第3配线层设置在所述多个第1配线层的下方，且与所述第1及第2柱的底面相接。
12.根据权利要求1所述的半导体存储装置，其中所述多个第1配线层的端部沿着所述第2方向呈阶梯状配置。
13.根据权利要求1所述的半导体存储装置，还具备：
14.根据权利要求13所述的半导体存储装置，其中所述多个第1插头中不同的第1插头分别连接至所述第1至第4配线部。
15.根据权利要求3所述的半导体存储装置，其中偶数阶梯的所述多个连接部及奇数阶梯的所述多个连接部分别配置成所述2级台阶的阶梯状。
16.根据权利要求15所述的半导体存储装置，其中所述偶数阶梯的所述多个连接部沿着所述第2方向从所述第3区域的一端朝向所述第3区域的中央呈2级配置，且所述奇数阶梯的所述多个连接部沿着所述第2方向从所述连接区域的另一端朝向所述中央呈2级配置。
17.一种半导体存储装置，具备：
18.根据权利要求17所述的半导体存储装置，还具备：
19.根据权利要求17所述的半导体存储装置，其中所述第1层及所述第2层沿着与所述第1方向及所述第2方向交叉的第3方向呈阶梯状配置。
20.根据权利要求17所述的半导体存储装置，其中所述第1层及所述第2层配置成2级台阶的阶梯状。
21.根据权利要求17所述的半导体存储装置，其中所述第1及第2柱分别包含依次设置在所述半导体层的侧面的第4绝缘层、电荷蓄积层、及第5绝缘层。
22.根据权利要求17所述的半导体存储装置，还具备电路，所述电路设置在所述多个第1配线层的下方，且所述第5及第6插头的底面电连接至所述电路。
23.根据权利要求22所述的半导体存储装置，其中所述电路为行解码器。
24.根据权利要求17所述的半导体存储装置，还具备第4配线层，所述第4配线层设置在所述第1及第2柱的上方，且与所述第1柱的所述半导体层及所述第2柱的所述半导体层电连接。
25.根据权利要求24所述的半导体存储装置，还具备读出放大器，所述第4配线层连接至所述读出放大器。
26.根据权利要求17所述的半导体存储装置，还具备第5配线层，所述第5配线层设置在所述多个第1配线层的下方，且与所述第1及第2柱的底面相接。
27.根据权利要求17所述的半导体存储装置，其中所述多个第1配线层的端部沿着与所述第1方向及所述第2方向交叉的第3方向呈阶梯状配置。
28.根据权利要求17所述的半导体存储装置，还具备：
29.一种半导体存储装置，具备：
30.根据权利要求29所述的半导体存储装置，还具备：
31.根据权利要求29所述的半导体存储装置，还具备：
32.根据权利要求31所述的半导体存储装置，其中所述第1层及所述第2层配置成2级台阶的阶梯状。
33.根据权利要求29所述的半导体存储装置，其中所述第1及第2柱分别包含依次设置在所述半导体层的侧面的第3绝缘层、电荷蓄积层、及第4绝缘层。
34.根据权利要求29所述的半导体存储装置，还具备电路，所述...
【技术特征摘要】
1.一种半导体存储装置，具备：
2.根据权利要求1所述的半导体存储装置，其中所述第3区域包含分别与所述多个第1配线层中的一个连接的多个连接部，且
3.根据权利要求2所述的半导体存储装置，其中所述多个连接部的至少一部分配置成2级台阶的阶梯状。
4.根据权利要求2所述的半导体存储装置，其中所述多个连接部沿着所述第1方向配置成2列阶梯状。
5.根据权利要求1所述的半导体存储装置，其中所述多个第1配线层中位于最上层的第1配线层包含在所述第3区域中分离而成的与所述第1存储柱相接的第1配线部以及与所述第2存储柱相接的第2配线部。
6.根据权利要求1所述的半导体存储装置，其中所述第1及第2存储柱分别包含：半导体层、依次设置在所述半导体层的侧面的第2绝缘层、电荷蓄积层、及第3绝缘层。
7.根据权利要求1所述的半导体存储装置，还具备电路，所述电路设置在所述多个第1配线层的下方且电连接着所述多个第2插头的底面。
8.根据权利要求7所述的半导体存储装置，其中所述电路为行解码器。
9.根据权利要求6所述的半导体存储装置，还具备第2配线层，所述第2配线层设置在所述第1存储柱的上方，且与所述第1存储柱的所述半导体层电连接。
10.根据权利要求9所述的半导体存储装置，还具备读出放大器，所述第2配线层连接至所述读出放大器。
11.根据权利要求1所述的半导体存储装置，还具备第3配线层，所述第3配线层设置在所述多个第1配线层的下方，且与所述第1及第2柱的底面相接。
12.根据权利要求1所述的半导体存储装置，其中所述多个第1配线层的端部沿着所述第2方向呈阶梯状配置。
13.根据权利要求1所述的半导体存储装置，还具备：
14.根据权利要求13所述的半导体存储装置，其中所述多个第1插头中不同的第1插头分别连接至所述第1至第4配线部。
15.根据权利要求3所述的半导体存储装置，其中偶数阶梯的所述多个连接部及奇数阶梯的所述多个连接部分别配置成所述2级台阶的阶梯状。
16.根据权利要求15所述的半导体存储装置，其中所述偶数阶梯的所述多个连接部沿着所述第2方向从所述第3区域的一端朝向所述第3区域的中央呈2级配置，且所述奇数阶梯的所述多个连接部沿着所述第2方向从所述连接区域的另一端朝向所述中央呈2级配置。
17.一种半导体存储装置，具备：
18.根据权利要求17所述的半导体存储装置，还具备：
19.根据权利要求17所述的半导体存储装置，其中所述第1层及所述第2层沿着与所述第1方向及所述第2方向交叉的第3方向呈阶梯状配置。
20.根据权利要求17所述的半导体存储装置，其中所述第1层及所述第2层配...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。