【技术实现步骤摘要】
本专利技术属于半导体mems芯片制造领域，具体涉及一种降低硅衬底压电薄膜破损率的方法。
技术介绍
1、mems（micro electro mechanical systems）是一种微型电子机械系统，具有体积小、重量轻、能耗低、高性能、易集成的突出优点，是当今世界各类智能传感器芯片不可替代的关键核心组成部分。微米级压电薄膜材料是各类压电mems传感器最核心、最关键的功能材料，其制备技术一直是世界各国科技领域的热点和焦点之一。
2、传统的微米级压电薄膜加工主要是通过激光切割或3d打印的加工方法，激光切割技术只能以直线切割的方式，难以灵活设计并自由控制微结构形貌，且加工表面平整度偏低，制备前期准备时间长、切割的表面也不平整、加工成本高；目前国内的3d打印机只能使用特定的压电料浆加工尺寸在100μm以上的微结构，制备速度慢、增材成本高。例如专利cn202010426653.1公开了一种mems微加工传感器阵列微结构体的方法，该专利在基底材料和薄膜材料上均开设凹槽结构，加大了基块结构的底部与基板的接触面积，只解决了基块脱落的问题，但并没有提及薄膜材料在制备过程中产生的自身应力如何化解、如何提高薄膜强度的问题。专利cn202210353179.3采用mems工艺在预氧化的6英寸硅片表面进行刻蚀，制备微米级硅微结构阵列，相比传统的激光切割或3d打印，具有形貌平整度好、尺寸精细、加工精度高的优势，但对于压电薄膜边缘应力消除并未提及。
3、新兴的加工方法是采用mems微加工技术，使用光刻机对压电薄膜进行图形化光刻工艺，
技术实现思路
1、为了解决上述问题，本专利技术公开了一种降低硅衬底压电薄膜破损率的方法。
2、本专利技术是通过以下技术方案实现的：
3、一种降低硅衬底压电薄膜破损率的方法，包括以下步骤：
4、（1）在硅衬底上表面生长合适的压电薄膜，进行第一步光刻，使压电薄膜图形化，其中使用多个光刻板对压电薄膜的边缘进行分步光刻，制造出阶梯状；
5、（2）在压电薄膜之下形成底电极，进行第二步光刻，将底电极图形化；
6、（3）在底电极之下形成顶电极，进行第三步光刻，将顶电极图形化；
7、（4）在顶电极之下形成桥接绝缘层，进行第四步光刻，将桥接绝缘层图形化；
8、（5）制作与顶电极、底电极相连的桥电极，进行第五步光刻，将桥电极图形化；
9、（6）在桥接绝缘层之下形成硅层，进行第六步光刻，对应硅衬底上表面压电薄膜的阶梯尺寸及位置，使用光刻板在硅衬底下表面进行背腔图形化工艺，采用分步光刻，制造阶梯，使背腔图形化。
10、进一步地，第一步光刻，采用光刻板，进行3-5次光刻，透光部位尺寸自上而下等比缩小，压电薄膜边缘为阶梯状台阶，使用光刻胶光刻每次涂胶的厚度为0.9μm。若使用光刻胶连续进行3步光刻，每次涂胶厚度分别为0.9μm，光刻胶累计厚度≥2.7μm。压电薄膜边缘呈阶梯状，提高薄膜对抗机械应力的强度。本步骤也可以进一步分解为4-5次光刻，薄膜边缘形成的阶梯更细腻，更有利于提高自身强度。
11、更进一步地，台阶的尺寸与压电薄膜阵元的直径成正比，阶梯状台阶为3-5层，每层台阶厚度相同，台阶总厚度与压电薄膜的厚度相等，每层台阶的宽度≤每层台阶的厚度。
12、进一步地，压电薄膜为aln（氮化铝）、alscn（铝钪氮）、bfo（铁酸铋）或knn（铌酸钾钠）等。
13、进一步地，第六步光刻，采用光刻板，进行3-5次光刻，透光部位尺寸自下而上等比缩小，背腔边缘为阶梯状台阶，使用光刻胶连续进行3-5次光刻。若使用光刻胶连续进行3步光刻，每次涂胶的厚度为6μm，光刻胶累计厚度≥18μm，这样能确保刻蚀si的深度达到350μm。本步骤也可以进一步分解为4-5次光刻，边缘形成的阶梯更细腻，更有利于提高自身强度。
14、更进一步地，第六步光刻的台阶为3-5层，每层台阶与压电薄膜的阶梯台阶的宽度对应相同，台阶总厚度与硅层的厚度相等。
15、进一步地，底电极为mo、cr、pt或au等高导电率金属，顶电极为ti、au、cr、pt或au等高导电率金属。
16、进一步地，桥接绝缘层为sio2，桥电极为ti、au、cr或pt等高导电率金属。
17、有益效果
18、本专利技术通过采用提前预设多个光刻版的方法，分多次进行光刻，有针对性的在压电薄膜与硅衬底相结合的边缘位置进行加强，使得在不影响压电薄膜功能区厚度以及特征频率的条件下，最大程度的提高了硅衬底上压电薄膜对抗机械应力的强度和日后使用中的耐久度，从而降低了压电薄膜的破损率。
本文档来自技高网...【技术保护点】
1.一种降低硅衬底压电薄膜破损率的方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种降低硅衬底压电薄膜破损率的方法，其特征在于，第一步光刻，采用光刻板，进行3-5次光刻，透光部位尺寸自上而下等比缩小，压电薄膜边缘为阶梯状台阶，使用光刻胶光刻每次涂胶的厚度为0.9μm。
3.根据权利要求2所述的一种降低硅衬底压电薄膜破损率的方法，其特征在于，阶梯状台阶为3-5层，每层台阶厚度相同，台阶总厚度与压电薄膜的厚度相等，每层台阶的宽度≤每层台阶的厚度。
4.根据权利要求1所述的一种降低硅衬底压电薄膜破损率的方法，其特征在于，压电薄膜为氮化铝、铝钪氮、铁酸铋或铌酸钾钠。
5.根据权利要求1所述的一种降低硅衬底压电薄膜破损率的方法，其特征在于，第六步光刻，采用光刻板，进行3-5次光刻，透光部位尺寸自下而上等比缩小，背腔边缘为阶梯状台阶，使用光刻胶连续进行3-5次光刻，每次涂胶的厚度为6μm。
6.根据权利要求5所述的一种降低硅衬底压电薄膜破损率的方法，其特征在于，第六步光刻台阶为3-5层，每层台阶与压电薄膜的阶梯台阶的宽度
7.根据权利要求1所述的一种降低硅衬底压电薄膜破损率的方法，其特征在于，底电极为Mo、Cr、Pt或Au，顶电极为Ti、Au、Cr、Pt或Au。
8.根据权利要求1所述的一种降低硅衬底压电薄膜破损率的方法，其特征在于，桥接绝缘层为SiO2，桥电极为Ti、Au、Cr或Pt。
...【技术特征摘要】
1.一种降低硅衬底压电薄膜破损率的方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种降低硅衬底压电薄膜破损率的方法，其特征在于，第一步光刻，采用光刻板，进行3-5次光刻，透光部位尺寸自上而下等比缩小，压电薄膜边缘为阶梯状台阶，使用光刻胶光刻每次涂胶的厚度为0.9μm。
3.根据权利要求2所述的一种降低硅衬底压电薄膜破损率的方法，其特征在于，阶梯状台阶为3-5层，每层台阶厚度相同，台阶总厚度与压电薄膜的厚度相等，每层台阶的宽度≤每层台阶的厚度。
4.根据权利要求1所述的一种降低硅衬底压电薄膜破损率的方法，其特征在于，压电薄膜为氮化铝、铝钪氮、铁酸铋或铌酸钾钠。
5.根据权利要求1所述的一种降低硅衬底...
【专利技术属性】
技术研发人员：黄世峰，刘通，杨长红，司景翔，林秀娟，程新，
申请(专利权)人：济南大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。