半导体元件制造技术

本发明专利技术提供一种半导体元件，包括基底、隔离结构、二极管元件以及第一金属层。隔离结构位于基底中。二极管元件位于隔离结构上，其中二极管元件包括P型掺杂区、N型掺杂区与本征区，且本征区位于P型掺杂区与N型掺杂区之间。位于二极管元件两端的P型掺杂区与N型掺杂区各自形成欧姆接触。第一金属层与二极管元件的本征区电连接并形成萧特基接触以构成至少一萧特基二极管。本发明专利技术能够有效地提升元件效能、缩小元件尺寸并节省成本。

Semiconductor component

The invention provides a semiconductor element, including a substrate, an isolation structure, a diode element and a first metal layer. The isolation structure is located in the base. The diode element is located in the isolation structure, in which the diode element includes P-type doping region, N-type doping region and intrinsic region, and the intrinsic region lies between P-type doping region and N-type doping region. The P-doped region at both ends of the diode element forms ohmic contact with the N-doped region respectively. The first metal layer is electrically connected to the intrinsic region of the diode element and forms a Schottky contact to form at least one Schottky diode. The invention can effectively improve the efficiency of components, reduce the size of components and save costs.

【技术实现步骤摘要】
半导体元件
本专利技术是有关于一种半导体元件，且特别是有关于一种整合二极管元件与萧特基二极管(SchottkyBarrierDiode)结构的一种半导体元件。
技术介绍
在传统的半导体元件中，为了降低贯通电流(shootthroughcurrent)一般是利用萧特基二极管(SchottkyBarrierDiode)来保护半导体元件并减少导通电阻和栅极电容，进而可减少功率损耗、增加半导体功率元件的开关切换速度。已知的方法是利用外接的方式将萧特基二极管与金属氧化物半导体场效应晶体管(metaloxidesiliconfieldeffecttransistor；MOSFET)做整合，又或是将萧特基二极管与金属氧化物半导体场效应晶体管一起封装。然而，传统的萧特基二极管的设置方式较占空间且制作成本较高，因此，如何提升元件效能、缩小元件尺寸并节省成本，实为目前的重要趋势。
技术实现思路
本专利技术提供一种半导体元件，可将萧特基二极管与二极管元件做整合以缩小元件尺寸并提升元件效能。本专利技术的半导体元件包括基底、隔离结构、二极管元件以及第一金属层。隔离结构位于基底中。二极管元件位于隔离结构上，其中二极管元件包括P型掺杂区、N型掺杂区与本征区，且本征区位于P型掺杂区与N型掺杂区之间，且位于该二极管元件的两端的P型掺杂区与N型掺杂区各自形成欧姆接触(ohmiccontact)。第一金属层与二极管元件的本征区电连接形成萧特基接触(Schottkycontact)以构成至少一萧特基二极管。在本专利技术的一实施例中，上述的二极管元件的本征区包括主体部分以及与主体部分连接的至少一凸出部分。凸出部分延伸至P型掺杂区中，且第一金属层与本征区的凸出部分及P型掺杂区电连接以构成萧特基二极管。在本专利技术的一实施例中，上述的半导体元件更包括晶体管位于主动区中。晶体管包括栅极、第一掺杂区与第二掺杂区。栅极位于基底上，且第一掺杂区与第二掺杂区分别位于栅极的两侧的基底中。在本专利技术的一实施例中，上述的二极管元件的P型掺杂区邻近于第一掺杂区与第二掺杂区中的一个设置，N型掺杂区邻近于第一掺杂区与第二掺杂区中的另一个设置。在本专利技术的一实施例中，上述的隔离结构位于第二掺杂区与栅极之间，且二极管元件位于第二掺杂区与栅极之间的隔离结构上。在本专利技术的一实施例中，上述的第一金属层与晶体管的第一掺杂区以及第二掺杂区中的一个电连接。在本专利技术的一实施例中，上述的半导体元件更包括第二金属层，其中第二金属层与第一掺杂区以及第二掺杂区中的另一个电连接，且与N型掺杂区电连接。在本专利技术的一实施例中，上述的二极管元件是设置在隔离结构上，且P型掺杂区、N型掺杂区以及本征区分别与隔离结构接触。基于上述，在本专利技术的半导体元件中，由于第一金属层与二极管元件的本征区电连接并构成至少一萧特基二极管，因此，能够将萧特基二极管与二极管元件做整合，并且，能够有效地提升元件效能、缩小元件尺寸并节省成本。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1A为依照本专利技术一实施例的半导体元件的上视示意图。图1B为图1A中A-A’线的剖面图。图1C为图1A中二极管元件120的上视示意图。图2A为依照本专利技术另一实施例的半导体元件的上视示意图。图2B为图2A中B-B’线的剖面图。图3为依照本专利技术另一实施例的半导体元件的剖面示意图。图4为依照本专利技术另一实施例的半导体元件的剖面示意图。图5为依照本专利技术另一实施例的半导体元件的剖面示意图。附图标号10、20、30、40、50：半导体元件110：基底112：隔离结构115：绝缘层120：二极管元件122：P型掺杂区124：N型掺杂区126：本征区126a：主体部分126b：凸出部分130：第一金属层140：第二金属层200：晶体管202：栅极204：第一掺杂区206：第二掺杂区AR：主动区CW：接触开口SBD：萧特基二极管A-A’，B-B’：线具体实施方式图1A为依照本专利技术一实施例的半导体元件的上视示意图。图1B为图1A中A-A’线的剖面图。图1C为图1A中二极管元件120的上视示意图。请同时参考图1A、图1B及图1C，本实施例的半导体元件10包括基底110、隔离结构112、二极管元件120、第一金属层130、第二金属层140以及晶体管200。在本实施例中，基底110包括硅基底、绝缘层上覆硅(SOI)基底或III-V族半导体基底，但不限于此。另外，III-V族半导体基底可为SiC基底、GaAs基底或GaN基底。如图1A及图1B的实施例所示，半导体元件10例如为对应金属氧化物半导体场效应晶体管(MOSFET)。更详细来说，本实施例的半导体元件10包括有晶体管200位于主动区AR中。晶体管200包括栅极202、第一掺杂区204与第二掺杂区206，其中，栅极202位于基底110上，且第一掺杂区204与第二掺杂区206分别位于栅极202的两侧的基底110中。第一掺杂区204可例如为晶体管200的源极区与漏极区的其中一个，而第二掺杂区206可例如为晶体管200的源极区与漏极区的其中另一个。另外，如图1B所示，隔离结构112是设置在基底110中，作为隔离晶体管200的元件以定义出主动区AR(图1A省略绘示隔离结构112)。在本实施例中，隔离结构112可为浅沟渠绝缘层(shallowtrenchisolation；STI)，但本专利技术不限于此。在其它实施例中，隔离结构112可为埋入氧化层(buriedoxide；BOX)或是场氧化层(fieldoxide；FOX)。另外，隔离结构112的材料例如可包括氧化硅。在本实施例中，二极管元件120是设置在隔离结构112上，其中，二极管元件120例如是PIN二极管。此外，二极管元件120为另外形成的多晶硅层或单晶硅层或是非晶硅层，而对多晶硅层或单晶硅层或是非晶硅层掺杂所形成。二极管元件120包括P型掺杂区122、N型掺杂区124与本征区126。本征区126是没有被掺杂的区域，其载子的浓度维持硅材料的本质浓度，远低于P型掺杂区域122与N型掺杂区域124的载子浓度。此外，在本实施例中，二极管元件120的P型掺杂区122、N型掺杂区124以及本征区126是分别设置在隔离结构112上并与隔离结构112接触。也就是说，二极管元件120的P型掺杂区122、N型掺杂区124以及本征区126是水平式地设置在隔离结构112上。再来，请继续参考图1A、图1B及图1C，在本实施例中，二极管元件120的本征区126具有主体部分126a以及与主体部分126a连接的至少一凸出部分126b，且凸出部分126b是延伸至P型掺杂区122中。位于二极管元件120两端的P型掺杂区122与N型掺杂区124各自形成欧姆接触。另外，第一金属层130与本征区126的凸出部分126b及P型掺杂区122电连接形成萧特基接触以构成萧特基二极管SBD。更详细来说，如图1B所示，二极管元件120与晶体管200上覆盖有绝缘层115(图1A省略绘示绝缘层115)，且第一金属层130是通过绝缘层115的接触开口CW与本征区126的凸出部分126b及P型掺杂区122电连接。相同地，第一金属层130是通过绝缘层115的接触开口CW与晶体管200的第一掺杂区204电连接。本文档来自技高网...

【技术保护点】
1.一种半导体元件，其特征在于，包括：一基底；一隔离结构，位于该基底中；一二极管元件，位于该隔离结构上，其中该二极管元件包括一P型掺杂区、一N型掺杂区与一本征区，该本征区位于该P型掺杂区与该N型掺杂区之间，且位于该二极管元件两端的该P型掺杂区与该N型掺杂区各自形成欧姆接触；以及一第一金属层，与该二极管元件的该本征区电连接形成萧特基接触以构成至少一萧特基二极管。

【技术特征摘要】
2017.05.10 TW 1061154761.一种半导体元件，其特征在于，包括：一基底；一隔离结构，位于该基底中；一二极管元件，位于该隔离结构上，其中该二极管元件包括一P型掺杂区、一N型掺杂区与一本征区，该本征区位于该P型掺杂区与该N型掺杂区之间，且位于该二极管元件两端的该P型掺杂区与该N型掺杂区各自形成欧姆接触；以及一第一金属层，与该二极管元件的该本征区电连接形成萧特基接触以构成至少一萧特基二极管。2.如权利要求1所述的半导体元件，其特征在于，该二极管元件的该本征区包括一主体部分以及与该主体部分连接的至少一凸出部分，该凸出部分延伸至该P型掺杂区中，且该第一金属层与该本征区的该凸出部分及该P型掺杂区电连接以构成该萧特基二极管。3.如权利要求1所述的半导体元件，其特征在于，更包括：一晶体管，位于一主动区中，该隔离结构定义出该主动区，且该晶体管包括一栅极、一第一掺杂...

【专利技术属性】
技术研发人员：韦维克，陈柏安，苏柏拉曼亚·加亚谢拉拉欧，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：中国台湾,71