半导体器件制造技术

本发明专利技术提供一种半导体器件，其解决在将电压设定表存储于非易失性存储器的存储器区域的情况下该区域会增大的课题。半导体器件具备存储器装置、和控制所述存储器装置的控制装置。所述存储器装置由非易失性存储器元件构成，具备存储改写所需的设定信息的存储器、具有第一寄存器及改写结束标志的第一控制电路、和生成改写电压的电源电路。所述控制装置具备具有改写开始标志的第二控制电路、基于所述改写开始标志及所述改写结束标志来测量改写电压施加时间的计数器、基于所述改写电压施加时间来存储下一改写电压的第二寄存器。所述控制装置在接收到改写所述存储器的指令的情况下，读出所述存储器内的改写所需的设定信息，对所述第一寄存器进行回写。

【技术实现步骤摘要】
半导体器件
本公开涉及半导体器件，可适用于内置例如快闪存储器等可电改写的非易失性存储器装置的半导体器件。
技术介绍
目前，作为存储有程序或数据的器件，广泛使用作为可电改写的非易失性存储器装置之一的快闪存储器。快闪存储器是通过使改写时施加的电压比读取时的电压高而能够多次进行存储内容的擦除/写入的存储器元件。即，对存储器元件施加脉冲状的电压，在栅极绝缘膜流通电流而向存储器元件注入电子、或引出电子，由此进行改写。像这样，快闪存储器由于在每次进行改写时都需要向栅极绝缘膜流过电流，所以本质上无法避免劣化。因此，快闪存储器具有在存储器元件的劣化进展时无法进行改写，改写次数有限的特征。因此，在改写时，对存储器元件以适宜的脉冲宽度施加适宜的脉冲电压的技术至为重要。国际公开第2014/033851号(专利文献1)中公开有“在半导体器件中，在进行基于带间隧穿方式的数据擦除时，在电荷泵电路的输出电压恢复至规定的基准电压这一条件的基础上，还满足开始将升压电压向作为擦除对象的存储器单元供给之后经过了规定的基准时间这一条件时，结束向作为擦除对象的存储器单元供给升压电压”。现有技术文献专利文献专利文献1：国际公开第2014/033851号但是，为了实现专利文献1的技术，需要对针对每一个周期设定的电荷泵电路的输出电压值或存储栅极电压值等进行擦除时的电压设定表。若详细地决定设定电压，则表规模会扩大。在将该表存储于快闪存储器等非易失性存储器的存储器区域的情况下，该区域会增大。
技术实现思路
其它课题和新的特征将根据本说明书的记载及附图变得明了。本公开中，若简单地说明代表性的内容概要，则如下。即，半导体器件测量非易失性存储器的改写电压施加时间，基于测量时间决定下次的改写电压。专利技术效果根据上述半导体器件，能够降低改写电压表的大小。附图说明图1是用于说明实施方式的非易失性存储器装置的结构及动作的框图。图2是表示擦除电压的波形的图。图3是表示电源电路的电荷泵电路的电压－电流特性的图。图4是用于说明擦除时间的上限设定的图。图5是表示实施例的半导体器件的结构的框图。图6A是示意性表示存储器单元的结构的剖视图。图6B是表示存储器单元的电路图记号的图。图7A是表示程序脉冲施加动作时的状态的图。图7B是表示擦除脉冲施加动作时的状态的图。图7C是表示读出动作时的状态的图。图7D是表示程序校验动作时的状态的图。图8是表示图5的非易失性存储器装置的整体结构的框图。图9是用于说明擦除动作时的电荷泵电路的输出电流和输出电压的变化的图。图10是用于说明适宜的擦除脉冲的施加时间的设定方法的图。图11是用于说明图8的非易失性存储器装置的擦除动作的图。图12是用于说明在图8的非易失性存储器装置中流经控制电路和电源电路间之间的控制信号的图。图13是表示图12的电荷泵电路的结构的一例的电路图。图14是表示图12的电压检测部的结构的一例的电路图。图15是表示图12的驱动脉冲生成部的动作的一例的时间图。图16是用于说明图8的非易失存储器装置的擦除动作的图。附图标记说明1：微机(半导体器件)、4：非易失性存储器装置、20：硅衬底、21：控制栅、22：电荷积累部、23：存储栅极、24：源极区域、25：漏极区域、30：存储器阵列、40：控制电路、41：主控制部、42：电源电路控制部、43：定时控制部、50：电源电路、51：环形振荡器、52：电荷泵电路、53：电压检测部、54：基准电压产生电路、60：电源切换电路、150：主计数器、151：控制脉冲生成部、152：擦除结束标志、155：驱动脉冲生成部、BL：主位线、SBL：副位线、SLD0～SLD31：源极线驱动器、CGL：控制栅极线、MC：存储器单元、MGL：存储栅极线、SL：源极线、NVM：非易失性存储器装置、FMU：存储器装置、MRY：存储器、PE1：第一控制电路、REG1：第一寄存器、PSC：电源电路、FCU：控制装置、PE2：第二控制电路、CNT：计数器、REG2：第二寄存器。具体实施方式以下，使用附图说明实施方式及实施例。但是，在以下的说明中，有时对于同一构成要素标注同一附图标记并省略重复的说明。首先，使用图1～图4说明实施方式的半导体器件即非易失性存储器装置。图1是用于说明实施方式的非易失性存储器装置的结构及动作的框图。图2是表示擦除电压的波形的图。图3是表示电源电路的电荷泵电路的电压－电流特性的图。实施方式的非易失性存储器装置NVM具备存储器装置FMU和控制装置FCU。存储器装置FMU具备具有存储器MRY与第一寄存器REG1的第一控制电路PE1和电源电路PSC。此外，在非易失性存储器装置NVM具有多个存储器装置FMU的情况下，共用电源电路PSC，各存储器装置FMU也可以分别不具备电源电路PSC。控制装置FCU具备第二控制电路PE2、第二寄存器REG2、测量擦除电压施加时间的计数器CNT。存储器MRY具备存储器阵列和其周边电路，保存有擦除等改写所需的初始设定信息(表)。在存储器的改写实施中，控制装置FCU读出存储器MRY内的表的数据，对存储器装置FMU内的第一寄存器REG1进行回写。此外，在存储器的改写中，进行存储器的擦除动作和写入动作。存储器MRY具备存储器单元晶体管，该存储器单元晶体管例如具有电荷积累部，通过与电荷积累部的电荷量对应的阈值电压的变化而存储数据。电源电路PSC具备：例如在改写动作时生成用于向存储器单元晶体管的一主电极供给的改写电压的电压生成电路、以及检测电压生成电路的输出电压并将其与基准值进行比较的检测电路。以下说明非易失性存储器装置NVM的擦除动作。(1)控制装置FCU以从CPU等的外部受理擦除指令并将擦除所需的初始设定信息从存储器装置FMU内的存储器MRY传送到控制装置FCU的方式进行控制，并将初始设定信息存储于控制装置FCU内的第二寄存器REG2。之后，控制装置FCU将第二寄存器REG2内的初始设定信息(初始擦除电压信息)回写到存储器装置FMU的第一控制电路PE1内的第一寄存器REG1。(2)控制装置FCU的第二控制电路PE2向存储器装置FMU及控制装置FCU内的计数器CNT发行擦除开始标志。由此，存储器装置FMU开始擦除动作，控制装置FCU内的计数器CNT开始计数动作。(3)存储器装置FMU基于擦除开始标志及写入第一寄存器REG1的信息来控制电源电路PSC，实施对存储器MRY的存储器单元晶体管的擦除。例如，第一控制电路PE1基于擦除开始标志，将擦除电压供给到存储器单元晶体管的主电极。(4)存储器装置FMU的第一控制电路PE1在检测到第一次的擦除动作结束后，对控制装置FCU发行擦除结束标志。此外，擦除动作结束检测的是擦除施加电压返回到初始电压。例如，检测电路检测到擦除电压比基准值大，将结束标志置位，停止擦除电压的供给。由此，控制装置FCU的第二控制电路PE2停止控制装置FCU内的计数器CNT，测量与计数对应的擦除电压施加时间(Tp)。(5)控制装置FCU内的计数器CNT将测量结果(计数)传送到控制装置FCU内的第二控制电路PE2。(6)控制装置FCU的第二控制电路PE2设定与测量结果对应的电压值，并将其对存储器装置FMU内的第一寄存器REG1进行设定。例如，第二控制电路PE2基于计数器CNT本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具备：存储器装置；以及控制所述存储器装置的控制装置，所述存储器装置具备：存储器，其由非易失性存储器元件构成，保存改写所需的设定信息；第一控制电路，其具有第一寄存器及改写结束标志；以及电源电路，其生成改写电压，所述控制装置具备：第二控制电路，其具有改写开始标志；计数器，其基于所述改写开始标志及所述改写结束标志，测量改写电压施加时间；第二寄存器，其基于所述改写电压施加时间，保存下一改写电压，所述控制装置在接收到改写所述存储器的指令的情况下，从所述存储器读出改写所需的设定信息，并对所述第一寄存器进行回写。

【技术特征摘要】
2016.11.30 JP 2016-2334871.一种半导体器件，其特征在于，具备：存储器装置；以及控制所述存储器装置的控制装置，所述存储器装置具备：存储器，其由非易失性存储器元件构成，保存改写所需的设定信息；第一控制电路，其具有第一寄存器及改写结束标志；以及电源电路，其生成改写电压，所述控制装置具备：第二控制电路，其具有改写开始标志；计数器，其基于所述改写开始标志及所述改写结束标志，测量改写电压施加时间；第二寄存器，其基于所述改写电压施加时间，保存下一改写电压，所述控制装置在接收到改写所述存储器的指令的情况下，从所述存储器读出改写所需的设定信息，并对所述第一寄存器进行回写。2.根据权利要求1所述的半导体器件，其特征在于，所述存储器具备存储器单元晶体管，所述存储器单元晶体管具有电荷积累部，根据与所述电荷积累部的电荷量对应的阈值电压的变化来存储数据，所述电源电路具备：电压生成电路，其在改写动作时生成用于向所述存储器单元晶体管的一主电极供给的改写电压；以及检测电路，其将所述电压生成电路的输出电压和基准值进行比较，所述第一控制电路基于所述改写开始标志，向所述主电极供给所述改写电压，所述检测电路在所述改写电压比所述基准值大的情况下，将所述改写结束标志置位，所述计数器根据所述改写开始标志开始计数，根据所述改写结束标志结束计数，所述第二控制电路基于所述计数器的计数结果，决定接下来对所述主电极施加的改写电压。3.根据权利要求2所述的半导体器件，其特征在于，所述第二控制电路在所述计数器的计数值比规定值大的情况下，降低所述改写电压的设定值，在所述计数器的计数值比规定值小的情况下，提高所述改写电压的设定值。4.根据权利要求2所述的半导体器件，其特征在于，所述第一控制电路在所述检测电路将所述改写结束标志置位的情况下，结束所述改写电压向所述主电极的供给。5.根据权利要求2所述的半导体器件，其特征在于，所述第一控制电路在所述改写结束标志未被激活、且从所述改写电压的供给开始经过了规定时间时，将所述改写电压的设定值降低至规定值。6.根据权利要求2所述的半导体器件，其特征在于，所述第二控制电路在所述改写电压上升至比规定电压大之后，进行校验动作。7.根据权利要求2所述的半导体器件，其特征在于，所述电压生成电路包含电荷泵电路。8.一种半导体器件，其特征在于，具备：存储器单元晶体...

【专利技术属性】
技术研发人员：冈山昌太，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP