半导体存储装置及其操作方法制造方法及图纸

半导体存储装置及其操作方法。该半导体存储装置包括：存储单元阵列，所述存储单元阵列包括多个存储块；电压发生器，所述电压发生器用于在擦除操作期间向从所述多个存储块当中选择的至少一个存储块的源极线施加擦除电压；读取和写入电路，所述读取和写入电路用于在所述擦除操作期间向至少一个存储块的位线施加初始设置电压；以及控制逻辑，所述控制逻辑用于控制所述电压发生器和所述读取和写入电路在向所述源极线施加所述擦除电压之前向所述位线施加所述初始设置电压。

【技术实现步骤摘要】
半导体存储装置及其操作方法
本专利技术的各种实施方式总体上涉及电子装置，并且更具体地，涉及半导体存储装置及其操作方法。
技术介绍
半导体存储装置一般分为易失性存储装置和非易失性存储装置。不同于易失性存储装置，非易失性存储装置甚至在提供给装置的电源被中断时也能维持存储在其中的数据。然而，与易失性存储装置的读取速度和写入速度相比，非易失性存储装置的读取速度和写入速度相对较低。因此，非易失性存储装置可以用于无论电源是接通还是断开都需要维持所存储的数据的应用。非易失性存储装置的示例包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机读取存储器(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。闪存可以分为NOR闪存和NAND闪存。闪存结合了RAM的数据可编程并且可擦除的优点和ROM的甚至在电源被中断时也可以保留存储在其中的数据的优点。闪存广泛地用作诸如数码相机、个人数字助理(PDA)和MP3的便携式电子装置的存储介质。闪存装置可以分为在半导体基板上水平地形成有串(string)的二维半导体装置和在半导体基板上垂直地形成有串的三维半导体装置。三维半导体装置被设计成克服二维半导体装置在集成度上的限制，并且包括垂直地形成在半导体基板上的多个串。各个串包括在位线与源极线之间串联联接的漏极选择晶体管、存储单元和源极选择晶体管。
技术实现思路
各种实施方式致力于能够提高半导体存储装置的擦除效率的半导体存储装置及其操作方法。根据实施方式，半导体存储装置可以包括：存储单元阵列，所述存储单元阵列包括多个存储块；电压发生器，所述电压发生器用于在擦除操作期间向从所述多个存储块当中选择的至少一个存储块的源极线施加擦除电压；读取和写入电路，所述读取和写入电路用于在所述擦除操作期间向至少一个存储块的位线施加初始设置电压；以及控制逻辑，所述控制逻辑用于控制所述电压发生器和所述读取和写入电路在向所述源极线施加所述擦除电压之前向所述位线施加所述初始设置电压。半导体存储装置可以包括：存储串，所述存储串包括在源极线与位线之间串联联接的源极选择晶体管、多个存储单元和漏极选择晶体管；页缓冲器，所述页缓冲器联接至所述位线；以及电压发生器，所述电压发生器用于向所述源极线施加预擦除电压和擦除电压，其中，在擦除操作期间，所述页缓冲器电路在所述预擦除电压被施加至所述源极线之前向所述位线施加初始设置电压，并且在所述预擦除电压和所述擦除电压被施加至所述源极线时使所述位线浮置。一种操作半导体装置的方法，该方法包括以下步骤：向从多个存储块当中选择的存储块的位线施加初始设置电压；使所述位线浮置；以及当所述位线被浮置时，向所选择的所述存储块的源极线施加擦除电压。半导体存储装置可以包括：存储单元阵列，所述存储单元阵列包括多个存储块；电压发生器，所述电压发生器用于在擦除操作期间向从所述多个存储块当中选择的至少一个存储块的源极线施加擦除电压；读取和写入电路，所述读取和写入电路用于在所述擦除操作期间向所述至少一个存储块的位线施加所述擦除电压；以及控制逻辑，所述控制逻辑用于控制所述电压发生器和所述读取和写入电路在所述擦除操作期间同时或交替地向所述源极线和所述位线施加所述擦除电压。附图说明对于本专利技术所属领域中的技术人员而言，通过参照附图详细描述本专利技术的各种实施方式，本专利技术的上述和其它特征和优点将变得更加显而易见，其中：图1是例示根据实施方式的半导体存储装置的框图；图2是例示图1中所示的存储单元阵列的框图；图3是例示根据实施方式的包括在存储块中的存储串的三维示图；图4是例示图3中所示的存储串的电路图；图5是例示根据另一实施方式的包括在存储块中的存储串的立体图；图6是例示根据实施方式的半导体存储装置的操作的流程图；图7是例示根据实施方式的用于例示半导体存储装置的操作的信号的波形图；图8是例示根据另一实施方式的半导体存储装置的操作的流程图；图9是根据另一实施方式的用于例示半导体存储装置的操作的信号的波形图；图10是包括图1中所示的半导体存储装置的存储系统；图11是例示图7中所示的存储系统的应用示例的框图；以及图12是例示包括参照图11描述的存储系统的计算系统的框图。具体实施方式以下，将参照附图更详细地描述本专利技术的实施方式。然而，我们注意到，本专利技术可以按照不同的形式来具体实现，并且不应被解释为受限于本文所阐述的实施方式，相反，提供这些实施方式是为了使得本公开将是透彻且完整的，并且将向本专利技术所属领域中的技术人员充分地传达所描述的实施方式的范围。在附图中，为例示清楚起见，可以夸大尺寸。将理解的是，当元件被称作位于两个元件“之间”时，其可以是所述两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。遍及全文，相同的附图标记指代相同的元件。而且，附图是各种实施方式及其各种特征的简化的示意性例示。同样地，可以省略熟知特征和细节。此外，预计可以对各种所例示的特征的尺寸和形状进行变型。例如，由于制造技术和/或容差而导致可以改变所例示的特征的尺寸和/或形状。所描述的实施方式不应被解释为受限于本文所例示的特征的特定形状和/或尺寸，而是可以包括由例如制造所导致的形状偏差。在附图中，为清楚起见，可以夸大层和区域的长度和尺寸。附图中相同的附图标记表示相同的元件。诸如“第一”和“第二”的术语可以用于描述各种组件，但它们不应限制各种组件。那些术语仅用于将一组件与其它组件相区分的目的。例如，在不脱离本公开的精神和范围的情况下，第一组件可以被称作第二组件，并且第二组件可以被称作第一组件等。此外，“和/或”可以包括所提及的组件中的任一个或组合。此外，只要句中没有特别地提及，单数形式也可以包括复数形式。此外，说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加了一个或更多个组件、步骤、操作和元件。此外，除非另有定义，否则本说明书中使用的包括技术和科学术语的所有术语具有与相关领域技术人员一般所理解的含义相同的含义。在一般使用的词典中定义的术语应被解释为具有与在相关领域和本公开的背景下所解释的含义相同的含义，并且除非在本说明书中另外清楚地定义，否则所述术语不应被解释为具有理想化或过于正式的含义。也应注意的是，在本说明书中，“连接/联接”是指一个组件不仅直接联接另一组件，而且也可以通过中间组件间接联接另一组件。另一方面，“直接连接/直接联接”是指一个组件直接联接另一组件，而不存在中间组件。在下面的描述中，阐述了许多特定细节，以提供对本专利技术的透彻理解。可以在没有这些特定细节中的一些或全部的情况下实践本专利技术。在其它的情况下，未详细地描述熟知处理结构和/或过程，以免不必要地模糊本专利技术。也要注意的是，在一些情况下，如相关领域中技术人员所显而易见的，除非另有明确指示，否则结合一个实施方式描述的也被称作特征的元件可以逐一地或者结合另一方式的其它元件来使用。以下，将参照附图详细地描述本专利技术的各种实施方式。图1是例示根据实施方式的半导体存储装置100的框图。参照图1，半导体存储装置100可以包括存储单元阵列110、地址解码器120、读取和写入电路130、控制逻辑140和电压发生器150本文档来自技高网...

【技术保护点】
一种半导体存储装置，该半导体存储装置包括：存储单元阵列，所述存储单元阵列包括多个存储块；电压发生器，所述电压发生器用于在擦除操作期间向从所述多个存储块当中选择的至少一个存储块的源极线施加擦除电压；读取和写入电路，所述读取和写入电路用于在所述擦除操作期间向至少一个存储块的位线施加初始设置电压；以及控制逻辑，所述控制逻辑用于控制所述电压发生器和所述读取和写入电路在向所述源极线施加所述擦除电压之前向所述位线施加所述初始设置电压。

【技术特征摘要】
2016.11.28 KR 10-2016-01589391.一种半导体存储装置，该半导体存储装置包括：存储单元阵列，所述存储单元阵列包括多个存储块；电压发生器，所述电压发生器用于在擦除操作期间向从所述多个存储块当中选择的至少一个存储块的源极线施加擦除电压；读取和写入电路，所述读取和写入电路用于在所述擦除操作期间向至少一个存储块的位线施加初始设置电压；以及控制逻辑，所述控制逻辑用于控制所述电压发生器和所述读取和写入电路在向所述源极线施加所述擦除电压之前向所述位线施加所述初始设置电压。2.根据权利要求1所述的半导体存储装置，其中，所述初始设置电压大于0V并且低于电源电压。3.根据权利要求1所述的半导体存储装置，其中，所述电压发生器通过向所述源极线施加预擦除电压并将所述预擦除电压增大至所述擦除电压来施加所述擦除电压。4.根据权利要求3所述的半导体存储装置，其中，所述读取和写入电路在施加所述预擦除电压之前向所述位线施加所述初始设置电压。5.根据权利要求1所述的半导体存储装置，其中，所述读取和写入电路还在向所述位线施加所述初始设置电压之后向所述源极线施加所述擦除电压时控制所述位线处于浮置状态。6.根据权利要求1所述的半导体存储装置，其中，所述电压发生器还在施加所述擦除电压时控制所述至少一个存储块的字线处于浮置状态。7.根据权利要求6所述的半导体存储装置，其中，所述电压发生器还在控制所述字线处于所述浮置状态之前向所述字线施加正设定电压。8.根据权利要求1所述的半导体存储装置，其中，所述电压发生器还在向所述源极线施加所述擦除电压之前向包括在所述至少一个存储块中的管状晶体管的栅极施加正设定电压，并且还在向所述源极线施加所述擦除电压时控制所述管状晶体管处于浮置状态。9.根据权利要求1所述的半导体存储装置，其中，所述电压发生器还在向所述源极线施加所述擦除电压之前向所述源极线依次施加预定正电压和接地电压。10.一种半导体存储装置，该半导体存储装置包括：存储器串，所述存储器串包括在源极线与位线之间串联联接的源极选择晶体管、多个存储单元和漏极选择晶体管；页缓冲器，所述页缓冲器联接至所述位线；以及电压发生器，所述电压发生器用于向所述源极线施加预擦除电压和擦除电压，其中，在擦除操作期间，所述页缓冲器在所述预擦除电压被施加至所述源极线之前向所述...

【专利技术属性】
技术研发人员：朴恩英，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR