执行储存型快闪记忆体命令的方法和装置制造方法及图纸

本发明专利技术涉及执行储存型快闪记忆体命令的方法和装置。本发明专利技术公开了一种执行nandflash命令的方法和装置，属于计算机技术领域。通过nandflash控制器包括的可编程处理器执行管理命令、读数据命令的控制子命令和写数据命令的控制子命令，通过nandflash控制器包括的数据读写逻辑电路执行读数据命令的数据子命令和写数据命令的数据子命令；可编程嵌入式处理器和数据读写逻辑电路的切换由可编程嵌入式处理器控制，兼容了可编程处理器的灵活可编程和数据读写逻辑电路的高效并发处理的优点，这样nandflash控制器既高效又能兼容不同厂家，不同型号的nandflash存储器的nandflash命令，提高了nandflash控制器的兼容性。

【技术实现步骤摘要】
执行储存型快闪记忆体命令的方法和装置
本专利技术涉及计算机
，特别涉及一种执行nandflash(储存型快闪记忆体)命令的方法和装置。
技术介绍
nandflash存储器是目前应用最广泛的存储器之一，nandflash存储器关联一个nandflash控制器；在对nandflash存储器进行操作时，向该nandflash存储器关联的控制器发送nandflash命令，由该nandflash控制器执行该nandflash命令。该nandflash命令可以为管理命令、读数据命令或者写数据命令。例如，当向该nandflash存储器存储数据时，向该nandflash控制器发送写数据命令，该写数据命令携带待写入的数据；nandflash控制器接收该写数据命令，根据该写数据命令，将该待写入的数据存储到该nandflash存储器中。目前，nandflash控制器在执行nandflash命令时，通过该nandflash控制器中数据读写逻辑电路输出接口时序，该接口时序包括执行nandflash命令的时间，根据该接口时序，在达到执行该nandflash命令的时间时，执行该nandflash命令。在实现本专利技术的过程中，专利技术人发现现有技术至少存在以下问题：由于不同厂家的nandflash存储器的颗粒(也称粒度)不同，因此，不同厂家的nandflash存储器需要的接口时序不同，然而nandflash控制器中的数据读写逻辑电路不可以修改，因此，该nandflash控制器不能兼容不同厂家的nandflash存储器，也即nandflash控制器的兼容性差。
技术实现思路
为了解决现有技术的问题，本专利技术实施例提供了一种执行nandflash命令的方法和装置。技术方案如下：本专利技术实施例提供了一种执行nandflash命令的方法，应用在储存型快闪记忆体nandflash控制器中，所述nandflash控制器包括可编程处理器和数据读写逻辑电路，所述方法包括：通过所述可编程处理器接收nandflash命令，所述nandflash命令用于对所述nandflash控制器关联的nandflash存储器进行操作；如果所述nandflash命令为管理命令，通过所述可编程处理器模拟循环cycle输出第一接口时序，根据所述第一接口时序，对所述nandflash存储器执行所述nandflash命令；如果所述nandflash命令为读数据命令或者写数据命令，通过所述可编程处理器获取所述nandflash命令包括的控制子命令和数据子命令，模拟cycle输出第二接口时序，根据所述第二接口时序，对所述nandflash存储器执行所述控制子命令，通过所述数据读写逻辑电路输出第三接口时序，根据所述第三接口时序，对所述nandflash存储器执行所述数据子命令。在本专利技术实施例中，通过nandflash控制器包括的可编程处理器执行管理命令、读数据命令的控制子命令和写数据命令的控制子命令，通过nandflash控制器包括的数据读写逻辑电路执行读数据命令的数据子命令和写数据命令的数据子命令；由于在nandflash控制器中增加了可编程处理器，该可编程处理器可以模拟cycle输出第一接口时序和第二接口时序，从而兼容了可编程处理器的灵活可编程和数据读写逻辑电路的高效并发处理的优点，这样nandflash控制器能兼容不同厂家，不同型号的nandflash存储器的nandflash命令，提高了nandflash控制器的兼容性。在一个可能的设计中，通过所述可编程处理器接收nandflash命令之前，所述方法还包括：通过所述可编程处理器从所述nandflash存储器中获取所述nandflash存储器的操作权限；相应的，所述通过所述可编程处理器获取所述nandflash命令包括的控制子命令和数据子命令之前，所述方法还包括：启动所述数据读写逻辑电路，通过所述可编程处理器将所述操作权限转移给所述数据读写逻辑电路。在本专利技术实施例中，对可编程处理器和数据读写逻辑电路进行授权后，可编程处理器和数据读写逻辑电路才能对nandflash存储器进行操作，提高了安全性。在一个可能的设计中，所述通过所述可编程处理器模拟cycle输出第一接口时序，包括：通过所述可编程处理器根据所述nandflash存储器的标识，获取所述nandflash存储器的管理命令的第一时序参数，根据所述第一时序参数，模拟cycle输出第一接口时序。在本专利技术实施例中，可编程处理器根据第一时序参数，模拟cycle输出第一接口时序，从而可编程处理器输出与该nandflash存储器匹配的第一接口时序，提高了兼容性。在一个可能的设计中，所述通过所述可编程处理器模拟cycle输出第二接口时序，包括：通过所述可编程处理器根据所述nandflash存储器的标识，获取所述nandflash存储器的控制子命令的第二时序参数，根据所述第二时序参数，模拟cycle输出第二接口时序。在本专利技术实施例中，可编程处理器根据第二时序参数，模拟cycle输出第二接口时序，从而可编程处理器输出与该nandflash存储器匹配的第二接口时序，提高了兼容性。在一个可能的设计中，所述通过所述可编程处理器根据所述第二接口时序，对所述nandflash存储器执行所述控制子命令，包括：如果所述nandflash命令为所述读数据命令，通过所述可编程处理器根据所述第二接口时序，解析所述读数据命令，从所述读数据命令的控制子命令中获取第一存储地址和待读取数据的数据标识；如果所述nandflash命令为所述写数据命令，通过所述可编程处理器根据所述第二接口时序，解析所述写数据命令，从所述写数据命令的控制子命令中获取第二存储地址和待写入的数据。在本专利技术实施例中，通过可编程处理器执行控制子命令，提高了兼容性。在一个可能的设计中，所述通过所述数据读写逻辑电路根据所述第三接口时序，对所述nandflash存储器执行所述nandflash命令包括的数据子命令，包括：如果所述nandflash命令为所述读数据命令，所述读数据命令携带数据标识和第一存储地址，通过所述数据读写逻辑电路根据所述第三接口时序和所述读数据命令的数据子命令，从所述nandflash存储器的所述第一存储地址对应的存储空间中读取所述数据标识对应的待读取数据；如果所述nandflash命令为所述写数据命令，所述写数据命令携带第二存储地址和待存储的数据，通过所述数据读写逻辑电路根据所述第三接口时序和所述写数据命令的数据子命令，将所述待存储的数据存储到所述nandflash存储器的所述第二存储地址对应的存储空间中。在本专利技术实施例中，通过数据读写逻辑电路执行数据子命令，提高了处理效率。第二方面，本专利技术实施例提供了一种执行nandflash命令的装置，所述装置包括：可编程处理器和数据读写逻辑电路，用于实现上述第一方面或第一方面中任意一种可能的实现方式所提供的执行nandflash命令的方法。上述本专利技术实施例第二方面所获得的技术效果与第一方面中对应的技术手段获得的技术效果近似，在这里不再赘述。综上所述，本专利技术实施例提供的技术方案带来的有益效果是：在本专利技术实施例中，通过nandflash控制器包括的可编程处理器执行管理命令、读数据命令的控制子命令和写本文档来自技高网...

【技术保护点】
一种执行储存型快闪记忆体命令的方法，其特征在于，应用在储存型快闪记忆体nandflash控制器中，所述nandflash控制器包括可编程处理器和数据读写逻辑电路，所述方法包括：通过所述可编程处理器接收nandflash命令，所述nandflash命令用于对所述nandflash控制器关联的nandflash存储器进行操作；如果所述nandflash命令为管理命令，通过所述可编程处理器模拟循环cycle输出第一接口时序，根据所述第一接口时序，对所述nandflash存储器执行所述nandflash命令；如果所述nandflash命令为读数据命令或者写数据命令，通过所述可编程处理器获取所述nandflash命令包括的控制子命令和数据子命令，模拟cycle输出第二接口时序，根据所述第二接口时序，对所述nandflash存储器执行所述控制子命令，通过所述数据读写逻辑电路输出第三接口时序，根据所述第三接口时序，对所述nandflash存储器执行所述数据子命令。

【技术特征摘要】
1.一种执行储存型快闪记忆体命令的方法，其特征在于，应用在储存型快闪记忆体nandflash控制器中，所述nandflash控制器包括可编程处理器和数据读写逻辑电路，所述方法包括：通过所述可编程处理器接收nandflash命令，所述nandflash命令用于对所述nandflash控制器关联的nandflash存储器进行操作；如果所述nandflash命令为管理命令，通过所述可编程处理器模拟循环cycle输出第一接口时序，根据所述第一接口时序，对所述nandflash存储器执行所述nandflash命令；如果所述nandflash命令为读数据命令或者写数据命令，通过所述可编程处理器获取所述nandflash命令包括的控制子命令和数据子命令，模拟cycle输出第二接口时序，根据所述第二接口时序，对所述nandflash存储器执行所述控制子命令，通过所述数据读写逻辑电路输出第三接口时序，根据所述第三接口时序，对所述nandflash存储器执行所述数据子命令。2.根据权利要求1所述的方法，其特征在于，通过所述可编程处理器接收nandflash命令之前，所述方法还包括：通过所述可编程处理器从所述nandflash存储器中获取所述nandflash存储器的操作权限；相应的，所述通过所述可编程处理器获取所述nandflash命令包括的控制子命令和数据子命令之前，所述方法还包括：启动所述数据读写逻辑电路，通过所述可编程处理器将所述操作权限转移给所述数据读写逻辑电路。3.根据权利要求1所述的方法，其特征在于，所述通过所述可编程处理器模拟cycle输出第一接口时序，包括：通过所述可编程处理器根据所述nandflash存储器的标识，获取所述nandflash存储器的管理命令的第一时序参数，根据所述第一时序参数，模拟cycle输出第一接口时序。4.根据权利要求1所述的方法，其特征在于，所述通过所述可编程处理器模拟cycle输出第二接口时序，包括：通过所述可编程处理器根据所述nandflash存储器的标识，获取所述nandflash存储器的控制子命令的第二时序参数，根据所述第二时序参数，模拟cycle输出第二接口时序。5.根据权利要求1所述的方法，其特征在于，所述通过所述可编程处理器根据所述第二接口时序，对所述nandflash存储器执行所述控制子命令，包括：如果所述nandflash命令为所述读数据命令，通过所述可编程处理器根据所述第二接口时序，解析所述读数据命令，从所述读数据命令的控制子命令中获取第一存储地址和待读取数据的数据标识；如果所述nandflash命令为所述写数据命令，通过所述可编程处理器根据所述第二接口时序，解析所述写数据命令，从所述写数据命令的控制子命令中获取第二存储地址和待写入的数据。6.根据权利要求1所述的方法，其特征在于，所述通过所述数据读写逻辑电路根据所述第三接口时序，对所述nandflash存储器执行所述nandflash命令包括的数据子命令，包括：如果所述nandflash命令为所述读数据命令，所述读数据命令携带数据标识和第一存储地址，通过所述数据读写逻辑电路根据所述第三接口时序和所述读数据命令的数据子命令，从所述nandflash存储器的所述第一存储地址...

【专利技术属性】
技术研发人员：侯新宇，黄平，严春宝，
申请(专利权)人：杭州华为数字技术有限公司，
类型：发明
国别省市：浙江,33