减小NAND闪存编程建立时间的电路和NAND闪存制造技术

本发明专利技术实施例提供一种减小NAND闪存编程建立时间的电路和NAND闪存，电路包括：检测模块，检测模块与NAND闪存中一字线的驱动端相连，当字线选中时，检测模块检测字线的驱动端电压，并根据字线的驱动端电压生成检测电压；触发模块，触发模块的输入端与检测模块的输出端相连，触发模块的输出端与字线相邻的未选中字线对应的至少一个电荷泵相连，当检测电压大于预设参考电压时，触发模块触发至少一个电荷泵，以使电荷泵向对应的与字线相邻的未选中字线输出第一电压，所述第一电压大于0V且所述第一电压小于所述字线的编程电压。本发明专利技术实施例能够有效减少选中字线的电压建立时间，提高NAND闪存的编程速度。

【技术实现步骤摘要】
减小NAND闪存编程建立时间的电路和NAND闪存
本专利技术涉及存储器
，特别是涉及一种减小NAND闪存编程建立时间的电路和一种NAND闪存。
技术介绍
现有技术中，NANDFLASH(闪存)在编程时，通过电荷泵(Pump)对选中WL(字线)施加20V左右的电压VPGM’，并对未选中WL施加10V左右的电压VPASS’。如图1所示，在P1’阶段，选中WL上的电压较低，电荷泵可以提供较强的电流给选中WL充电，因此，选中WL上的电压上升得很快，图1中1’为选中字线的电压建立波形，2’为非选中字线的电压建立波形。但当到达P2’阶段时，由于选中WL上的电压接近终值VPGM’，电荷泵给选中WL提供的电流非常小，选中WL上电压建立过程越来越慢，这严重延长了选中WL的电压建立时间，从而制约了NANDFLASH的编程速度。
技术实现思路
鉴于上述问题，本专利技术实施例的目的在于提供一种减小NAND闪存编程建立时间的电路和一种NAND闪存，以解决选中WL的电压建立时间长，制约了NANDFLASH的编程速度的问题。为了解决上述问题，本专利技术实施例公开了一种减小NAND闪存编程建立时间的电路，包括：检本文档来自技高网...

【技术保护点】
一种减小NAND闪存编程建立时间的电路，其特征在于，包括：检测模块，所述检测模块与NAND闪存中一字线的驱动端相连，当所述字线选中时，所述检测模块检测所述字线的驱动端电压，并根据所述字线的驱动端电压生成检测电压；触发模块，所述触发模块的输入端与所述检测模块的输出端相连，所述触发模块的输出端与与所述字线相邻的未选中字线对应的至少一个电荷泵相连，当所述检测电压大于所述预设参考电压时，所述触发模块触发所述至少一个电荷泵，以使所述电荷泵向对应的所述与所述字线相邻的未选中字线输出第一电压，所述第一电压大于0V且所述第一电压小于所述字线的编程电压。

【技术特征摘要】
1.一种减小NAND闪存编程建立时间的电路，其特征在于，包括：检测模块，所述检测模块与NAND闪存中一字线的驱动端相连，当所述字线选中时，所述检测模块检测所述字线的驱动端电压，并根据所述字线的驱动端电压生成检测电压；触发模块，所述触发模块的输入端与所述检测模块的输出端相连，所述触发模块的输出端与与所述字线相邻的未选中字线对应的至少一个电荷泵相连，当所述检测电压大于所述预设参考电压时，所述触发模块触发所述至少一个电荷泵，以使所述电荷泵向对应的所述与所述字线相邻的未选中字线输出第一电压，所述第一电压大于0V且所述第一电压小于所述字线的编程电压。2.根据权利要求1所述的电路，其特征在于，所述预设参考电压为所述字线的驱动端电压建立速度拐点处的电压。3.根据权利要求1所述的电路，其特征在于，所述检测模块包括：第一电阻模块，所述第一电阻模块的一端与所述字线的驱动端相连；第二电阻模块，所述第二电阻模块的一端与所述第一电阻模块的另一端相连，所述第二电阻模块的另一端接地，所述第二电阻模块的一端与所述第一电阻模块的另一端作为所述检测模块的输出端。4.根据权利要求3所述的电路，其特征在于，所述第一电阻模块包括多个第一电阻。5.根据权利要求3所述的电路，其特征在于，所述第二电阻模块包括第二电阻。6.根据权利要求3所述的电路，其特征在于，所述触发模块包括：比较器，所述比较器的反相输...

【专利技术属性】
技术研发人员：朱长峰，李琪，
申请(专利权)人：北京京存技术有限公司，北京京存技术有限公司合肥分公司，
类型：发明
国别省市：北京,11