非易失性存储器的控制电压搜寻方法技术

一种非易失性存储器的控制电压搜寻方法。首先，产生一控制脉冲，其振幅为预设的一控制电压且其脉宽为预设的一脉宽，并对一记忆胞进行一控制动作。当该脉冲数目小于该第一数目时，将该控制电压加上一第一增量成为更新的该控制电压。当该脉冲数目不小于该第一数目时，对该记忆胞进行一第一阶段验证。当该记忆胞通过该第一阶段验证时，对该记忆胞进行一第二阶段验证。以及，当该记忆胞通过该第二阶段验证时，将该控制电压作为一目标控制电压。

【技术实现步骤摘要】
非易失性存储器的控制电压搜寻方法
本专利技术涉及一种存储器的控制方法，且特别涉及一种非易失性存储器的控制电压搜寻方法。
技术介绍
众所周知，非易失性存储器可在电源消失之后，仍可保存数据，因此非易失性存储器已经广泛的运用于电子产品中。举例来说，射频识别(RadioFrequencyIdentificationcircuit，简称RFID)电路是利用无线电波来传送识别数据(identificationdata)，以达到身份识别的目的。因此，RFID电路中，必须具备一非易失性存储器来存储识别数据。请参照图1，其所绘示为RFID电路示意图。RFID电路100中，包括一天线110、一控制电路120、与一非易失性存储器130。基本上，辨识数据会存储于非易失性存储器130。当RFID电路100正常运作时，控制电路120可读取(read)非易失性存储器130所存储的识别数据，并经由天线110将识别数据辐射至外部接收器(receiver，未绘示)。当然，控制电路120也可修改非易失性存储器130内部的识别数据。此时，控制电路120先进行抹除动作(eraseaction)，以删除非易失性存储器130中旧的识别数据。接着，进行编程动作(programaction)，将更新的识别数据存储至非易失性存储器130。再者，当控制电路120进行抹除动作来删除非易失性存储器130中的数据时，需要提供抹除电压Ves至非易失性存储器130，而非易失性存储器130即根据抹除电压Ves将内部的数据删除。同理，当控制电路120欲存储数据至非易失性存储器130时，需要进行编程动作并提供编程电压Vpg至非易失性存储器130，而非易失性存储器130根据编程电压Vpg即可将数据存储至非易失性存储器130。一般来说，控制电路120接收的电源电压Vdd远小于编程电压Vpg与抹除电压Ves。因此，控制电路120内部会设置一升压器(voltagebooster)122，例如电荷泵(chargepump)，来将电源电压Vdd提高特定倍数而成为编程电压Vpg与抹除电压Ves，并将编程电压Vpg与抹除电压Ves提供至非易失性存储器130。举例来说，当电源电压Vdd为2.0V时，将电源电压Vdd提升5倍而成为10V的编程电压Vpg，并将电源电压Vdd提3.5倍而成为7V的抹除电压Ves。由以上的说明可知，为了要让非易失性存储器130正常运作，控制电路120必须预先知道电源电压Vdd、编程电压Vpg、抹除电压Ves之间的比例关系，并据以设计出升压器122。然而，有些电子产品是可接受宽范围电源电压(widerangepowervoltage)来运作。例如，可接收1.2V～2.5V宽范围电源电压的RFID电路。也就是说，只要RFID电路接收的电源电压Vdd在1.2V～2.5之间，RFID电路皆可以正常运作。由于RFID电路无法预测接收到的电源电压Vdd的大小。如果利用图1中控制电路120内的升压器122来产生编程电压Vpg与抹除电压Ves，则可能造成非易失性存储器130无法正常运作，或者导致非易失性存储器130烧毁的情况产生。举例来说，当控制电路120接收到1.2V的电源电压Vdd时，升压器122将电源电压Vdd提升5倍而成为6.0V的编程电压Vpg，并将电源电压Vdd提3.5倍而成为4.2V的抹除电压Ves。然而，由于6.0V的编程电压Vpg以及4.2V的抹除电压Ves过低，将使得非易失性存储器130无法顺利执行抹除动作或者编程动作。或者，当控制电路120接收到2.5V的电源电压Vdd时，升压器122将电源电压Vdd提升5倍而成为12.5V的编程电压Vpg，并将电源电压Vdd提3.5倍而成为8.75V的抹除电压Ves。然而，由于12.5V的编程电压Vpg以及8.75V的抹除电压Ves过高，可能超过非易失性存储器130的耐压而烧毁内部的记忆胞(memorycell)。
技术实现思路
本专利技术的目的在于提出一种非易失性存储器的控制电压搜寻方法。此方法运用于可接受宽范围电源电压的电子产品，用以搜寻出电子产品内部非易失性存储器的编程电压与抹除电压，使得非易失性存储器可以正常执行编程动作与抹除动作。本专利技术为一种非易失性存储器的控制电压搜寻方法，包括下列步骤：(a1)提供预设的一控制电压与预设的一脉宽；(a2)根据该控制电压与该脉宽来产生一控制脉冲并对一记忆胞进行一控制动作，其中该控制脉冲的一振幅为该控制电压；(a3)判断该控制脉冲的一脉冲数目是否小于一第一数目，其中当该脉冲数目小于该第一数目时，将该控制电压加上一第一增量成为更新的该控制电压并回到步骤(a2)，当该脉冲数目不小于该第一数目时，对该记忆胞进行一第一阶段验证；(a4)当该记忆胞未通过该第一阶段验证时，将该控制电压加上该第一增量成为更新的该控制电压并回到步骤(a2)；当该记忆胞通过该第一阶段验证时，对该记忆胞进行一第二阶段验证；以及(a5)当该记忆胞通过该第二阶段验证时，将该控制电压作为一目标控制电压。为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：附图说明图1为RFID电路示意图。图2A与图2B为非易失性存储器中的记忆胞及其运作偏压示意图。图3A至图3C为本专利技术非易失性存储器的控制电压搜寻方法的第一实施例。图4A至第4D图为各种情况下的抹除电压搜寻示意图。图5A至图5C为本专利技术非易失性存储器的控制电压搜寻方法的第二实施例。【符号说明】100：RFID电路110：天线120：控制电路122：升压器130：非易失性存储器200：记忆胞210：浮动栅极S302～S340、S510～S516：步骤流程具体实施方式众所周知，非易失性存储器中是由多个记忆胞(memorycell)排列而成记忆胞阵列(cellarray)，而每个记忆胞中皆包含一浮动栅晶体管(floatinggatetransistor)。以下以N型元件所组成的记忆胞为例来说明记忆胞的运作。请参照图2A与图2B，其所绘示为非易失性存储器中的记忆胞及其运作偏压示意图。如图2A所示，记忆胞200包括：一开关晶体管Msw、一浮动栅晶体管Mf、一选择晶体管Ms、一第一电容器C1、一第二电容器C2。而这些晶体管皆为N型晶体管。选择晶体管Ms的第一源/漏端连接至源极线SL，栅极端连接至一选择栅极线(selectgateline)SG。开关晶体管Msw的第一源/漏端连接至位线BL，栅极端连接至一字元线WL。浮动栅晶体管Mf的第一源/漏端连接至选择晶体管Ms的第二源/漏端，浮动栅晶体管Mf的第二源/漏端连接至开关晶体管Msw的第二源/漏端。第一电容器C1两端连接于浮动栅晶体管Mf的浮动栅极210与控制线(controlline)CL之间。第二电容器C2两端连接于浮动栅晶体管Mf的浮动栅极210与抹除线(eraseline)EL之间。另外，开关晶体管Msw、浮动栅晶体管Mf与选择晶体管Ms的体极端(bodyterminal)可选择性地连接至接地电压(未绘示)。如图2B所示，对记忆胞200进行编程动作时，提供编程电压Vpg至控制线CL与抹除线EL，提供电源电压Vdd至字元线WL与选择栅极线SG，提供0V(接地电压)至位线BL与源极线SL。因此，热载子(本文档来自技高网...

【技术保护点】
一种非易失性存储器的控制电压搜寻方法，包括下列步骤：(a1)提供预设的控制电压与预设的脉宽；(a2)根据该控制电压与该脉宽来产生控制脉冲并对记忆胞进行控制动作，其中该控制脉冲的振幅为该控制电压；(a3)判断该控制脉冲的脉冲数目是否小于第一数目，其中当该脉冲数目小于该第一数目时，将该控制电压加上一第一增量成为更新的该控制电压并回到步骤(a2)，当该脉冲数目不小于该第一数目时，对该记忆胞进行第一阶段验证；(a4)当该记忆胞未通过该第一阶段验证时，将该控制电压加上该第一增量成为更新的该控制电压并回到步骤(a2)；当该记忆胞通过该第一阶段验证时，对该记忆胞进行第二阶段验证；以及(a5)当该记忆胞通过该第二阶段验证时，将该控制电压作为目标控制电压。

【技术特征摘要】
2016.10.12 US 62/406,9681.一种非易失性存储器的控制电压搜寻方法，包括下列步骤：(a1)提供预设的控制电压与预设的脉宽；(a2)根据该控制电压与该脉宽来产生控制脉冲并对记忆胞进行控制动作，其中该控制脉冲的振幅为该控制电压；(a3)判断该控制脉冲的脉冲数目是否小于第一数目，其中当该脉冲数目小于该第一数目时，将该控制电压加上一第一增量成为更新的该控制电压并回到步骤(a2)，当该脉冲数目不小于该第一数目时，对该记忆胞进行第一阶段验证；(a4)当该记忆胞未通过该第一阶段验证时，将该控制电压加上该第一增量成为更新的该控制电压并回到步骤(a2)；当该记忆胞通过该第一阶段验证时，对该记忆胞进行第二阶段验证；以及(a5)当该记忆胞通过该第二阶段验证时，将该控制电压作为目标控制电压。2.如权利要求1所述的控制电压搜寻方法，其中该控制电压为抹除电压，该控制脉冲为抹除脉冲、该控制动作为抹除动作，该第一阶段验证为第一阶段抹除验证，该第二阶段验证为第二阶段抹除验证。3.如权利要求2所述的控制电压搜寻方法，其中该记忆胞包括：选择晶体管，具有第一源/漏端连接至源极线，栅极端连接至选择栅极线；开关晶体管，具有第一源/漏端连接至位线，栅极端连接至字元线浮动栅晶体管，具有第一源/漏端连接至该选择晶体管的第二源/漏端，第二源/漏端连接至该开关晶体管的第二源/漏端；第一电容器，连接于该浮动栅晶体管的浮动栅极与控制线之间；以及第二电容器，连接于该浮动栅晶体管的该浮动栅极与抹除线之间。4.如权利要求3所述的控制电压搜寻方法，其中，于该抹除动作时，该控制线、该位线与该源极线接收接地电压，该抹除线接收该抹除电压，该字元线与该选择栅极线接收电源电压。5.如权利要求3所述的控制电压搜寻方法，其中，在该第一阶段抹除验证与该第二阶段抹除验证时，该控制线、该抹除线与该源极线接收接地电压，该字元线与该选择栅极线接收电源电压，该位线接收偏压电压。6.如权利要求1所述的控制电压搜寻方法，其中，当该记忆胞产生的开启电流大于第一电流数值时，该记忆胞通过该第一阶段抹除验证；以及当该记忆胞产生的该开启电流大于第二电流数值时，该记忆胞通过该第二阶段抹除验证，且该第二电流数值大于该第一电流数值。7.如权利要求1所述的控制电压搜寻方法，其中该控制电压为编程电压，该控制脉冲为编程脉冲、该控制动作为编程动作，该第一阶段验证为第一阶段编程验证，该第二阶段验证为第二阶段编程验证。8.如权利要求7所述的控制电压搜寻方法，其中该记忆胞包括：选择晶体管，具有第一源/漏端连接至源极线，栅极端连接至选择栅极线；开关晶体管，具有第一源/漏端连接至位线，栅极端连接至字元线浮动栅晶体管，具有第一源/漏端连接至该选择晶体管的第二源/漏端，第二源/漏端连接至该开关晶体管的第二源/漏端；第一电容器，连接于该浮动栅晶体管的浮动栅极与控制线之间；以及第二电容器，连接于该浮动栅晶体管的该浮动栅极与抹...

【专利技术属性】
技术研发人员：林义琅，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾,71