在存储器编程期间斜变抑制电压制造技术

抑制电压是被施加到邻近于使存储器单元在程序操作期间写入的程序字线的字线的电压。可以在程序脉冲期间斜升用于程序操作的抑制电压。作为施加导致初始升压通道电势由于泄露而急剧地减少的恒定的高抑制电压的替代，系统可以更低地开始使抑制电压并在程序脉冲期间斜升抑制电压。斜升可以是在程序脉冲期间的持续斜变或处于有限离散步骤。这样的抑制电压的斜变可以提供程序干扰和抑制干扰之间的更好的权衡。

【技术实现步骤摘要】
在存储器编程期间斜变抑制电压本案为分案申请。其母案的专利技术名称为“在存储器编程期间斜变抑制电压”，申请日为2015年3月27日，申请号为201580010729.X。
本专利技术的实施例一般涉及存储器设备，并且更特别地涉及在存储器编程期间斜升抑制电压以改进程序干扰和抑制干扰之间的权衡。版权通知/许可本专利文献的公开内容的部分可包含受版权保护的材料。版权所有人不反对任何人对专利文献或专利公开内容的复制，因为其出现在专利与商标局专利文件或记录中，但是版权所有人另外保留对其的所有版权权利。版权通知适用于如下面描述的、和在关于其的附图中的所有数据，以及适用于下面描述的任何软件：版权©2014，英特尔公司，保留所有权利。
技术介绍
计算设备依赖于储存设备以存储在计算设备中使用的代码和数据。固态存储器设备提供了不具有在常规旋转磁盘储存设备中使用的机械部分的非易失性储存。常见的固态储存技术是闪速存储器，并且更具体地，基于NAND的闪速存储器是尤其常见的。通过在被编程的字线上施加高电压来对诸如闪速存储器的固态存储器进行写入或编程。被编程的单元位于被编程的字线和被选择的位线的交叉点处。被抑制的单元位于被编程的字线和未被选择的位线的交叉点处。将需要被编程的单元保持在零通道电势处（通过将电压从被选择的位线传递至它们的通道），并通过对不需要被编程的单元的通道升压（将它们与未被选择的位线隔离并允许通道电容性地耦合到抑制电压）来抑制不需要被编程的单元。在两个或若干邻近字线上施加抑制电压到被编程的字线。被抑制的通道的升压电压可以被称为升压通道电势，并且通常高于在其处可以从存储器设备读取数据的正常操作电压水平。通过来自抑制电压的电容性耦合以及通道中的升压泄漏来确定被抑制的通道的升压通道电势。存储器设备易受两个不同种类的程序错误影响，两个不同种类的程序错误通常被称为“干扰”，或者无意编程或改变不是写入操作的意图目标的其它存储器单元。存储器单元可以被称为牺牲品单元（victimcell）。两个种类的无意编程可以被识别为程序干扰（PD）和抑制干扰（ID）。PD发生于属于被编程的字线和未被选择的位线的单元上。ID发生于属于被抑制的字线（在抑制电压下的字线）和被选择的位线的单元上。当升压通道电势在被抑制的通道中不够（低）时PD发生，这引起无意编程。通常，系统增加抑制字线上的抑制电压以改进未被选择的位线上的升压通道电势，这最终减少PD。在ID方面，也在被选择的位线上的抑制字线上的单元可能在程序操作期间、尤其是在高抑制电压的情况下被无意地写入。因此，增加抑制电压可以减少PD，但是增加抑制电压趋向于增加ID。因此将理解的是，存在提供足够高的抑制电压以将PD维持在期望比率与不增加抑制电压以将ID维持在期望比率之间的权衡。附图说明以下描述包括具有通过本专利技术的实施例的实现方式的示例的方式给出的图解的附图的讨论。应通过示例的方式而不是通过限制的方式来理解附图。如本文中使用的，对一个或多个“实施例”的参考要被理解为描述在本专利技术的至少一个实现方式中包括的特定的特征、结构、和/或特性。因此，在本文中出现的诸如“在一个实施例中”或“在替换实施例中”的短语描述本专利技术的各种实施例和实现方式，并且不必然地全部指的是相同的实施例。然而，它们也不必然是互相排斥的。图1是其中在程序操作窗口期间增加抑制电压的具有存储器设备的系统的实施例的框图。图2是在程序操作期间斜升抑制电压的系统中的电压波形的实施例的图表表示。图3是两种干扰机制对固定抑制电压和斜变抑制电压的依赖性的实施例的图表表示。图4是用于在程序操作期间增加抑制电压的过程的实施例的流程图。图5是其中可以实现抑制电压斜变的计算系统的实施例的框图。图6是其中可以实现抑制电压斜变的移动设备的实施例的框图。某些细节和实现方式的描述遵循包括对可描绘下面描述的实施例中的一些或所有的附图的描述以及讨论本文中呈现的专利技术概念的其它潜在实施例或实现方式。具体实施方式如本文中描述的，针对存储器单元的程序操作包括在程序操作期间斜升抑制电压。斜变电压的使用可以改进PD（程序干扰）与ID（抑制干扰）之间的权衡。通过在程序操作期间增加抑制电压，被抑制的单元（在被编程的字线和未被选择的位线的交叉处的那些）看到改进的平均升压通道电势，这减少了PD。还可以通过抑制电压的斜升斜率和初始电压的选择来控制ID。在一个实施例中，可以保持整体平均抑制电压恒定，并且从而不影响ID而是显著地减少PD。在一个实施例中，为了相等的PD，可以减少整体平均抑制电压，并且从而减少ID。抑制电压的斜升可以弥补泄漏的影响，其典型地引起传统编程实现方式中增加的PD。当施加恒定抑制电压时，升压通道电势逐渐漏至小得多的值。将理解的是，泄漏与升压电势指数相关。更高的升压通道电势导致指数地更高的泄漏。因此，对于恒定抑制电压，泄漏在开端处更高得多，并且初始升压通道电势减少得非常快。作为施加减少由于泄漏引起的升压的恒定抑制电压的替代，系统可以更低地开始使抑制电压并在程序脉冲持续时间期间使其斜变。在一个实施例中，斜升可以是在程序脉冲持续时间期间的持续斜升。其它的更复杂的实现可以包括抑制电压的周期性上升步骤而不是恒定斜升（其可以被称为周期性斜升）。将理解的是，期望的抑制电压是从所结合的两个干扰机制（PD和ID）生成最少的受干扰的单元的抑制电压。作为施加和保持固定高压水平作为抑制电压的替代，系统施加被配置成改进PD和ID之间的权衡的电压。系统可以更有效地对程序操作期间的抑制电压波形定形以减少受干扰单元的总数。抑制电压的斜升可以被称为对抑制电压波形定形。对抑制电压波形定形与传统固定抑制电压水平形成对照。传统系统在整个程序脉冲期间提供恒定的抑制电压以对被抑制的通道升压。在程序脉冲的开始处，通过来自抑制字线的电容性耦合来确定升压通道电势。将理解的是，初始升压由于电子泄漏到通道中而随时间减少，这最终确定了PD的量值。升压泄漏与瞬时升压指数相关。因此，增加抑制电压的恒定或固定值提供相对于PD改进的递减回报（diminishingreturn）。在一个实施例中，抑制电压定形包括创建三角形抑制电压波形。因此，在一个实施例中，持续的斜升技术可以被称为抑制电压的三角形终止（TTO）。将理解的是，TTO方法提供抑制电压的持续斜升，这可以确保由于泄漏引起的升压损耗由每一时刻处的抑制电压的增加所补偿。TTO或其它斜升技术可以允许在程序脉冲的开始处抑制电压相对于传统固定值方法的减少。图1是其中在程序操作窗口期间增加升压电压的具有存储器设备的系统的实施例的框图。系统100表示其中在程序操作期间斜升抑制电压的系统，并且可以是或者包括电子电路和/或电路设备。系统100包括存储器设备110，其表示经受针对用以写入到存储器单元中的一个的程序操作的程序干扰和抑制干扰的存储器设备。在一个实施例中，存储器设备110是闪速存储器设备或者其它NAND存储器设备。存储器阵列120包括N个字线（WL[0]到WL[N-1]）。N可以是例如32或64，尽管一般而言阵列120的大小不影响单元干扰的起因或通过斜升升压电压减少单元干扰的能力。阵列120包括M个位线（BL[0]到BL[M-1]）。在一个实施例中，存储器设备110包括多个阵列120，或者存本文档来自技高网...

【技术保护点】
一种存储器设备，包括：一个或多个非易失性存储器单元阵列；以及对一个或多个非易失性存储器单元阵列执行读取和程序操作的电路，该电路用于：向所选字线施加程序电压（Vpgm）；以及向相邻未选字线施加第一电压并且在所选字线被偏置到Vpgm的同时连续地从第一电压斜升到第二电压。

【技术特征摘要】
2014.03.27 US 14/2282451.一种存储器设备，包括：一个或多个非易失性存储器单元阵列；以及对一个或多个非易失性存储器单元阵列执行读取和程序操作的电路，该电路用于：向所选字线施加程序电压（Vpgm）；以及向相邻未选字线施加第一电压并且在所选字线被偏置到Vpgm的同时连续地从第一电压斜升到第二电压。2.根据权利要求1所述的存储器设备，其中所述电路施加第一电压并且在相邻所选字线的多个字线上连续地斜升到第二电压。3.根据权利要求1所述的存储器设备，其中第一和第二电压具有低于Vpgm的幅值。4.根据权利要求1所述的存储器设备，其中第一电压具有大于0的幅值。5.根据权利要求1所述的存储器设备，其中所述电路在向所选的字线施加程序电压之前开始从第一电压斜升。6.根据权利要求1所述的存储器设备，其中存储器设备包括NAND存储器设备。7.一种系统，包括：存储器设备，包括：一个或多个非易失性存储器单元阵列；以及对一个或多个非易失性存储器单元阵列执行读取和程序操作的电路，该电路用于：向所选字线施加程序电压（Vpgm）；以及向相邻未选字线施加第一电压并且在所选字线被偏置到Vpgm的同时连续地从第一电压斜升到第二电压；以及电压供应，用于向存储器设备提供一个或多个电压电平以使能读取和程序操作的执行。8.根据权利要求7所述的系统，其中电压供应用于提供程序电压（V...

【专利技术属性】
技术研发人员：S拉瓦德，P卡拉瓦德，N米尔克，K帕拉特，SS拉胡纳桑，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US