固态盘SSD及高可用性PCIe SSD的方法和系统技术方案

本发明专利技术公开了一种高可用性PCIe SSD的方法和系统。其中，该方法包括：当FPGA以第一模式运行时，检测在FPGA上发生的错误，其中，该错误不能由FPGA自身校正。FPGA可被配置为以第一模式或第二模式运行，在该第一模式中，一组处理步骤将由FPGA内的第一组逻辑单元执行，在该第二模式中，该组处理步骤的至少一部分要在由FPGA内的第二组逻辑单元启用的FPGA外部执行。识别与错误相关联的错误位置。在错误位置被认为发生在第一组逻辑单元的关键子集中的情况下：FPGA切换为以第二模式运行；重新配置第一组逻辑单元中的至少一个单元；并且在重新配置成功时，FPGA被切换为以第一模式运行。

【技术实现步骤摘要】
固态盘SSD及高可用性PCIeSSD的方法和系统
技术介绍
计算机数据中心以越来越高的机架密度运行。更多的电子设备一起工作，使得大量的集成电路彼此靠近并且可能彼此强烈地干扰。集成电路为固态设备，其虽然在个人计算机中通常是可靠的，但是当与其他设备非常接近时可能由于扰乱而发生故障。单一事件扰乱(SEU)可能由如下三个来源中的至少一个引起：α粒子、高能中子和热中子。因此，现代数据中心系统在包括纠错编码(ECC)和交织的保护中构建以抵抗单一扰乱，但是仍可能容易受到多重扰乱。附图说明在下面的具体实施方式和附图中公开了本专利技术的各种实施方式。图1是示出根据一些实施方式的用于计算机数据中心的编程计算机系统/服务器的功能图。图2是示出用于联合高可用性PCIeSSD的系统的实施方式的框图。图3是用于MCU识别子系统的分类的说明。图4是示出用于联合软硬件辅助的系统的实施方式的框图。图5是示出用于处理MCU的过程的实施方式的流程图。图6是示出用于联合软硬件辅助的过程的实施方式的流程图。具体实施方式本专利技术可以以多种方式实现，包括，实现为：过程；装置；系统；物质的组成；在计算机可读存储介质上体现的计算机程序产本文档来自技高网...

【技术保护点】
一种高可用性PCIe SSD的系统，包括：现场可编程门阵列FPGA，能够配置为以第一模式或第二模式运行，在所述第一模式中，一组处理步骤将由所述FPGA内的第一组逻辑单元执行，在所述第二模式中，所述一组处理步骤的至少一部分将在所述FPGA外部执行，其中，所述FPGA外部的所述一组处理步骤的至少一部分的执行使用所述FPGA内的第二组逻辑单元促进；以及处理器，耦合至所述FPGA，所述处理器被配置为：当所述FPGA以所述第一模式运行时，检测所述FPGA上发生错误；识别与所述错误相关联的错误位置；以及在所述错误位置被认为发生在所述第一组逻辑单元的关键子集中的情况下：将所述FPGA切换为以所述第二模式运行...

【技术特征摘要】
2016.09.02 US 15/256,3501.一种高可用性PCIeSSD的系统，包括：现场可编程门阵列FPGA，能够配置为以第一模式或第二模式运行，在所述第一模式中，一组处理步骤将由所述FPGA内的第一组逻辑单元执行，在所述第二模式中，所述一组处理步骤的至少一部分将在所述FPGA外部执行，其中，所述FPGA外部的所述一组处理步骤的至少一部分的执行使用所述FPGA内的第二组逻辑单元促进；以及处理器，耦合至所述FPGA，所述处理器被配置为：当所述FPGA以所述第一模式运行时，检测所述FPGA上发生错误；识别与所述错误相关联的错误位置；以及在所述错误位置被认为发生在所述第一组逻辑单元的关键子集中的情况下：将所述FPGA切换为以所述第二模式运行；重新配置所述第一组逻辑单元中的至少一个单元；以及当重新配置成功时，将所述FPGA切换为以所述第一模式运行。2.根据权利要求1所述的系统，进一步包括耦合至所述FPGA的多个存储元件，其中，所述存储元件包括以下各项中的至少一个：NAND闪存单元、NOR闪存单元、NVRAM单元、DRAM、SRAM、磁存储盘和光存储盘。3.根据权利要求2所述的系统，其中，所述一组处理步骤包括在计算机总线与所述多个存储元件之间的控制器访问。4.根据权利要求3所述的系统，其中，所述计算机总线包括以下各项中的至少一个：外围连接接口快速PCIe总线、非易失性存储器快速NVMe总线、串行AT附件SATA总线、小型计算机系统接口SCSI总线和串行附接SCSI(SAS)总线。5.根据权利要求1所述的系统，其中，所述第二组逻辑单元已被现场可编程硬化。6.根据权利要求5所述的系统，其中，所述现场可编程硬化包括将所述第二组逻辑单元冻结为不能够被进一步现场可编程。7.根据权利要求1所述的系统，其中，识别与所述错误相关联的所述错误位置的操作包括检查用于多个子模块的签名。8.根据权利要求7所述的系统，其中，所述签名通过以下中的至少一个来检查：奇偶校验；CRC校验；和ECC校验子检查。9.根据权利要求1所述的系统，其中，在所述FPGA切换为以所述第二模式的情况下，所述一组处理步骤将在所述FPGA外部通过以下中的至少一个执行：所述处理器、CPU、GPU和对等FPGA。10.根据权利要求9所述的系统，其中，所述对等FPGA被相同地配置为所述FPGA。11.根据权利要求9所述的系统，其中，所述一组处理步骤包括用于多个存储元件的使用开放式NAND闪存接口ONFI、Toggle或两者的控制器访问步骤。12.根据权利要求11所述的系统，其中，所述第二模式包括直接模式，所述直接模式在所述FPGA被重新配置的同时，允许在所述多个存储元件执行在所述FPGA外部执行的SSD控制器访问步骤。13.根据权利要求1所述的系统，其中，不能由所述FPGA自身校正的所述错误，是由于与多单元扰乱MCU相关联的错误引起的。14.根据权利要求1所述的系统，其中，所述第一组逻辑单元的关键子集包括正在使用且没有冗余的单元。15.根据权利要求14所述的系统，其中，所述处理器被进一步配置为，在所述错误位置被认为发生...

【专利技术属性】
技术研发人员：李舒，
申请(专利权)人：阿里巴巴集团控股有限公司，
类型：发明
国别省市：开曼群岛,KY