基于静态随机存取存储器的验证电路制造技术

本揭露涉及一种基于静态随机存取存储器的验证电路。一种存储器装置包括：存储器块，其包含多个位，其中每当所述多个位中的至少一第一位被通电时，所述至少第一位呈现初始逻辑状态；起动电路，其经配置以给所述存储器块通电并断电N次，其中N是大于1的奇数，且其中在所述存储器块的每一相应电力循环之后所述至少第一位呈现初始状态；及验证电路，其耦合到所述存储器块且包含选取引擎，所述选取引擎经配置以选取在由所述起动电路执行的N个电力循环之后出现(N+l)/2次或多于(N+l)/2次的初始状态作为所述第一位的多数初始逻辑状态。

Verification circuit based on static random access memory

This disclosure involves a verification circuit based on static random access memory. A memory device includes a memory block, which comprises a plurality of bits, wherein the plurality of bits when at least one of the first to be energized, the at least first presents the initial logic state; starting circuit is configured to give the memory block electricity and power N, N is odd number greater than 1, and in one of the memory blocks after each corresponding power cycle the at least first presentation of the initial state; and verify the circuit, which is coupled to the memory block and includes the selection of selection engine, engine configured to appear after selected by the N starting power cycle the circuit implementation of the (N+l) /2 (N+l) /2 times or more than the initial state time as most initial state of the first logic.

【技术实现步骤摘要】
基于静态随机存取存储器的验证电路
本专利技术的实施例涉及一种基于静态随机存取存储器的验证电路。
技术介绍
随着在为各种不同应用提供不同类型信息的电子装置中越来越多地用到集成电路，越来越需要充分保护敏感及/或关键信息，可将信息存储于电子装置中以将对这些信息的存取限制于仅具有存取信息权限的其它装置。应用的某些实例包括：验证装置、保护装置内的机密信息且确保两个或多于两个装置之间的通信。物理不可复制功能(PUF)是物理结构，通常其位于集成电路内、响应于到PUF的输入(例如，查问/请求)而提供若干个对应输出(例如，响应)。每一PUF提供一或多组请求-响应对。可通过由PUF提供的这些请求-响应对来建立集成电路的身份识别。在身份识别建立的情况下，可在装置之间提供安全通信。PUF还可用于现有验证目的以替换将身份识别分配到电子装置的当前方法。由于PUF是基于制造工艺的固有性质，因此PUF具有优于常规验证方法的各种优势，常规验证方法在装置上刻写可较容易模仿及/或逆向设计的身份识别。
技术实现思路
根据本专利技术的实施例，一种存储器装置包含：存储器块，其包含多个位，其中每当所述多个位中的至少一第一位被通电时，所述至少第一位呈现初始逻辑状态；起动电路，其经配置以给所述存储器块通电并断电N次，其中N是大于1的奇数，且其中在所述存储器块的每一相应电力循环之后所述至少第一位呈现初始状态；及验证电路，其耦合到所述存储器块且包含选取引擎，所述选取引擎经配置以选取在由所述起动电路执行的N个电力循环之后出现(N+l)/2次或多于(N+l)/2次的初始状态作为所述第一位的多数初始逻辑状态。根据本专利技术的另一实施例，一种存储器装置包含：存储器块，其包含多个位，其中所述存储器块经配置以被通电N次，且其中在所述N次内，所述多个位中的至少一第一位呈现第一初始逻辑状态N1次且呈现不同于所述第一初始逻辑状态的第二初始逻辑状态N2次，其中N是大于1的奇数且N＝N1+N2；及验证电路，其耦合到所述存储器块且包含选取引擎，所述选取引擎经配置以当N1大于N2时选取所述第一初始逻辑状态作为所述第一位的多数初始状态。根据本专利技术的又一实施例，一种产生物理不可复制功能(PUF)签名以用于存储器装置的方法包含：给所述存储器装置的存储器块通电并断电N次，其中所述存储器块包括多个位，且其中N是大于1的奇数；在所述存储器块的每一相应通电并断电之后提供呈现初始状态的至少一第一位；及选取出现(N+l)/2次或多于(N+l)/2次的初始状态作为所述第一位的多数初始逻辑状态。附图说明当搭配附图阅读时，依据以下详细说明最佳地理解本专利技术的方面。注意，各种装置未必按比例绘制。实际上，为论述清晰起见，可任意地增大或减小各种装置的尺寸。图1图解说明根据某些实施例的包括选取引擎的存储器装置的例示性框图。图2图解说明图1中的根据某些实施例的存储器装置的静态随机存取存储器(SRAM)块的例示性示意图。图3是图解说明根据某些实施例的图1的选取引擎的操作的例示性示意图。图4A图解说明例示性示意图，所述示意图图解说明静态随机存取存储器(SRAM)块的一部分及根据某些实施例的图1的存储器装置的起动电路的一部分。图4B图解说明用以操作根据某些实施例的图4A的起动电路的信号的例示性波形。图5图解说明根据各种实施例为图1的存储器装置产生物理不可复制功能(PUF)签名的方法的例示性流程图。具体实施方式以下揭露内容阐述各种例示性实施例以用于实施标的物的不同特征。下文阐述组件及布置的特定实例以简化本揭露。当然，这些特定实例仅为实例且并不意图为限制性的。举例来说，将理解当一元件被称为“连接到”或“耦合到”另一元件时，其可直接连接到或耦合到另一元件或可存在一或多个介入元件。物理不可复制功能(PUF)通常用于验证及秘密金钥存储而不需要安全电可擦除可编程只读存储器(EEPROM)及/或其它昂贵硬件(例如，以电池支持的静态随机存取存储器)。PUF从集成电路(IC)的物理特性衍生出密码而非在数字存储器中存储密码。PUF基于以下观点：即使使用相同制造工艺来制作多个IC，每一IC可由于制造变化性而仍稍微不同。PUF利用此变化性来衍生出为IC中的每一者所独有的“密码”信息(例如，硅“生物特征”)。通常，此密码信息被称为IC的“签名”。另外，由于定义签名的制造变化性，因此甚至在完全了解IC设计的情况下也不能制造两个相同IC。IC的各种类型的变化性可用于定义此签名，例如(举例来说)静态随机存取存储器(SRAM)装置的门延迟、阈值电压、通电状态及/或IC的各种物理特性中的任一者。在使用上文提供的静态随机存取存储器(SRAM)装置的通电状态的实例中，即使SRAM装置包括对称单元(位)，每当SRAM装置被通电时，制造变化性仍可使得SRAM装置的每一位趋向处于高状态(即，逻辑“1”)或处于低状态(即，逻辑“0”)。在下文中，此通电状态被称为位的“初始状态”。位的这些初始状态跨越整个SRAM装置随机分布，此达成可由PUF定义的变化性以产生为SRAM装置所独有的签名。通常，通过使用SRAM装置的初始状态来产生PUF签名被称为“通电的基于SRAM的PUF”。根据本揭露的各种实施例,SRAM装置的位通常由相当数量的稳定位及互补量的不稳定位构成。即使SRAM装置被通电并断电多次，稳定位通常仍呈现始终如一的初始状态。即，稳定位的初始状态是可重复的。另一方面，每当SRAM装置被通电时，不稳定位通常呈现不同初始状态。举例来说，当SRAM装置最初被通电时，不稳定位呈现逻辑0，且当SRAM装置被断电且随后再次被通电时，不稳定位可呈现逻辑1。即，不稳定位的初始状态是不可重复的。通常，通电的基于SRAM的PUF旨在使用SRAM装置中的稳定位的初始状态以便获得可靠且可重复PUF签名。然而，由于稳定位及不稳定位跨越整个SRAM装置随机分布，因此通常使用一或多个其它工艺(及对应电路)来筛除SRAM装置中的不稳定位以产生可靠PUF签名，不利的是此可导致各种问题，例如(举例来说)制作SRAM装置的占用面积(realestate)、用以操作SRAM装置的电力消耗等。本揭露的实施例提供各种系统及方法以“选取”或“投票”来分配SRAM装置中的每一不稳定位的多数初始状态以产生PUF签名而不损害所产生PUF签名的可靠性及可重复性。更具体来说，在当前实施例中，所揭露系统及方法使用验证电路的选取引擎来选取每一不稳定位的多数初始状态，下文将更详细地阐述验证电路。此外，在当前实施例中，所揭露系统及方法提供起动电路，所述起动电路可与选取引擎结合使用以确保SRAM装置在被再次通电之前被完全放电以便加强所产生PUF签名的可靠性及可重复性。图1图解说明根据各种实施例的存储器装置100。在图1所图解说明实施例中，存储器装置100包括：SRAM块102；验证电路104，其耦合到SRAM块102且包括选取引擎106；起动电路108，其耦合于SRAM块102与验证电路104之间；及一或多个再生SRAM块(112、122、132等)。尽管在图1所图解说明实施例中，验证电路104被图解说明为与SRAM块102分离的组件，但在某些实施例中，验证电路104可被集成或嵌入于SRAM块102中但仍在本揭露的范围内。如图1中所展本文档来自技高网...

【技术保护点】
一种存储器装置，其包含：存储器块，其包含多个位，其中每当所述多个位中的至少一第一位被通电时，所述至少第一位呈现初始逻辑状态；起动电路，其经配置以给所述存储器块通电并断电N次，其中N是大于1的奇数，且其中在所述存储器块的每一相应电力循环之后所述至少第一位呈现初始状态；以及验证电路，其耦合到所述存储器块且包含选取引擎，所述选取引擎经配置以选取在由所述起动电路执行的N个电力循环之后出现(N+l)/2次或多于(N+l)/2次的初始状态作为所述第一位的多数初始逻辑状态。

【技术特征摘要】
2016.09.08 US 15/259,9481.一种存储器装置，其包含：存储器块，其包含多个位，其中每当所述多个位中的至少一第一位被通电时，所述至少第一位呈现初始逻辑状态；起动电路，其经配置以给所述存储器块通电并断电N次，其中N是...

【专利技术属性】
技术研发人员：吕士濂，詹伟闵，林建呈，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71