一种存储单元的擦除方法及装置制造方法及图纸

本发明专利技术公开了一种存储单元的擦除方法及装置，所述方法包括：接收擦除指令；根据存储器芯片的当前温度确定当前擦除电压；向所述存储器芯片的存储单元施加所述当前擦除电压。本发明专利技术实施例提供的一种存储单元的擦除方法，通过根据存储器芯片的当前温度确定当前擦除电压，并向所述存储器芯片的存储单元施加所述当前擦除电压的技术手段，实现了改善低温下擦除速度变慢的问题，以及高温度下擦除速度过快引起的过擦除问题，提高了擦除性能。

【技术实现步骤摘要】
一种存储单元的擦除方法及装置
本专利技术实施例涉及存储
，具体涉及一种存储单元的擦除方法及装置。
技术介绍
非易失闪存介质(norflash/nandflash)是一种很常见的存储芯片，兼有随机存储器(RandomAccessMemory，RAM)和只读存储器(Read-OnlyMemory，ROM)的优点，数据掉电不会丢失，是一种可在系统进行电擦写的存储器，同时它的高集成度和低成本使它成为市场主流。在flash芯片中，一个存储单元可看作为一个金属氧化物半导体场效晶体管(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)。图1是一种常见的MOSFET结构图，包括栅极20、源极21、漏极22、P型阱23、N型阱25、P型硅半导体衬底26以及隧穿氧化层24，其相互间的连接为：P型硅半导体衬底26扩散出两个N型区，P型阱23上方覆盖一层隧穿氧化层24，最后在N型区上方通过腐蚀的方法做成两个孔，通过金属化的方法分别在绝缘层上及两个孔内做成三个电极：栅极20、源极21和漏极22，源极21和漏极22分别对应两个N型区且栅极20为存储单元的字线，漏极22为存储单元的位线。进一步的，栅极20又包括控制栅极201、多晶硅层间电介质202(Inter-PolyDielectric,IPD)、浮动栅极203，且浮动栅极203可以存储电荷。当对一个存储单元进行擦除操作时，分别给栅极20以及源极21施加相应的擦除电压，浮动栅极203上的电子会在电场的作用下向源极21移动，当源极21的电子达到一定数量时，此存储单元就被擦除成功，即此存储单元被成功写1。但是，由于低温环境下电子的移动速度会变慢，而高温环境下电子的移动速度会变快，影响电子流向源极的速度，如果低温环境下施加与常温下相同的擦除电压，擦除速度会很慢，擦除占用的时间会变长，甚至有可能会导致擦除失败，影响擦除性能；然而如果高温环境下施加与常温下相同的擦除电压，擦除速度会很快，很容易出现过擦除的问题，影响擦除性能。
技术实现思路
本专利技术提供一种存储单元的擦除方法及装置，以改善低温下擦除速度变慢的问题，提高擦除性能。第一方面，本专利技术实施例提供了一种存储单元的擦除方法，该方法包括：接收擦除指令；根据存储器芯片的当前温度确定当前擦除电压；向所述存储器芯片的存储单元施加所述当前擦除电压。进一步地，所述根据存储器芯片的当前温度确定当前擦除电压之前，还包括：通过温度传感器检测所述存储器芯片的当前温度。进一步地，所述根据存储器芯片的当前温度确定当前擦除电压，包括：若所述存储器芯片的当前温度低于低温预设值，以默认擦除电压为基准增大擦除电压，以使存储单元的栅源电压差增大，将增大后的擦除电压确定为所述当前擦除电压；若所述存储器芯片的当前温度高于高温预设值，以默认擦除电压为基准减小擦除电压，以使存储单元的栅源电压差减小，将减小后的擦除电压确定为所述当前擦除电压。其中，所述默认擦除电压为常用的擦除电压。进一步地，所述根据存储器芯片的当前温度确定当前擦除电压，还包括：若所述存储器芯片的当前温度既不低于所述低温预设值，也不高于所述高温预设值，则将所述默认擦除电压作为所述当前擦除电压。进一步地，所述向所述存储器芯片的存储单元施加所述当前擦除电压，包括：向所述存储单元的栅极、源极以及P型阱分别施加相应的所述当前擦除电压。第二方面，本专利技术实施例还提供了一种存储单元的擦除装置，所述装置包括：接收模块，用于接收擦除指令；确定模块，用于根据存储器芯片的当前温度确定当前擦除电压；施加模块，用于向所述存储器芯片的存储单元施加所述当前擦除电压。进一步地，所述装置还包括：检测模块，用于在所述根据存储器芯片的当前温度确定当前擦除电压之前，通过温度传感器检测所述存储器芯片的当前温度。进一步地，所述确定模块包括：增大单元，用于若所述存储器芯片的当前温度低于低温预设值，以默认擦除电压为基准增大擦除电压，以使存储单元的栅源电压差增大；第一确定单元，用于将增大后的擦除电压确定为所述当前擦除电压；减小单元，用于若所述存储器芯片的当前温度高于高温预设值，以默认擦除电压为基准减小擦除电压，以使存储单元的栅源电压差减小；第二确定单元，用于将减小后的擦除电压确定为所述当前擦除电压。其中，所述默认擦除电压为常用的擦除电压。进一步地，所述确定模块，还包括：第三确定单元，用于若所述存储器芯片的当前温度既不低于所述低温预设值，也不高于所述高温预设值，则将所述默认擦除电压作为所述当前擦除电压。进一步地，所述施加模块具体用于：向所述存储单元的栅极、源极以及P型阱分别施加相应的所述当前擦除电压。本专利技术实施例提供的一种存储单元的擦除方法，通过接收擦除指令后，根据存储器芯片的当前温度确定当前擦除电压；并向所述存储器芯片的存储单元施加所述当前擦除电压的技术手段，减小了温度对擦除速度的影响，提高了擦除性能。附图说明图1是flash芯片中一种作为存储单元的金属氧化物半导体场效晶体管的结构图；图2是本专利技术实施例一中的一种存储单元的擦除方法流程示意图；图3是本专利技术实施例二中的一种存储单元的擦除方法流程示意图；图4为本专利技术实施例三中的一种存储单元的擦除装置的结构示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。实施例一图2为本专利技术实施例一提供的一种存储单元的擦除方法流程示意图，本实施例可适用于不同温度下对存储单元进行擦除操作的情况。参见图2，本实施例提供的存储单元的擦除方法具体包括如下步骤：110、接收擦除指令。flash芯片是由内部成千上万个存储单元组成的，每个储存单元存储一位数据，多个存储单元构成页，多个页组成块，多个块构成一个存储单元阵列，正是由于该特殊的物理结构，在norflash/nandflash中是以块为单位进行擦除操作的；存储单元阵列由多个存储单元块组成，所述存储单元块由多个存储单元页组成，所述存储单元页由多个存储单元以行列连接组成。在一个存储单元页中，每行由多个存储单元以字线连接，每列由多个存储单元以位线连接，且一个存储单元页共享一根字线，一个存储单元块共享一根位线。因此，所述擦除指令是针对一个擦除块的。通过编写程序代码可以控制flash存储器进行三大主要操作，分别是读操作、写操作和擦除操作，其中擦除操作具体是完成对存储单元的写1操作。对存储单元进行擦除操作的基本原理是通过分别给存储单元的栅极，源极以及P阱施加相应的擦除电压，施加所述擦除电压后浮栅中的电子会在栅极与P阱形成的电场下，越过势垒流入P阱，当浮栅中的电子减小到一定数量时，此存储单元就被擦除成功，即此存储单元被成功写1。擦除操作的实质是通过放掉存储单元的浮栅中的电子，从而将存储单元的阈值电压拉低到设定值，完成存储单元的擦除操作。存储单元的具体结构可以参见图1所示的结构示意图。120、根据存储器芯片的当前温度确定当前擦除电压。由于温度较低的时候，相同的电场强度下电子的移动速度会变慢，如果在低温下和常温下都施加相同的擦除电压，势必会影响低温下的擦除速度，而高温环本文档来自技高网...

【技术保护点】
一种存储单元的擦除方法，其特征在于，包括：接收擦除指令；根据存储器芯片的当前温度确定当前擦除电压；向所述存储器芯片的存储单元施加所述当前擦除电压。

【技术特征摘要】
1.一种存储单元的擦除方法，其特征在于，包括：接收擦除指令；根据存储器芯片的当前温度确定当前擦除电压；向所述存储器芯片的存储单元施加所述当前擦除电压。2.根据权利要求1所述的方法，其特征在于，所述根据存储器芯片的当前温度确定当前擦除电压之前，还包括：通过温度传感器检测所述存储器芯片的当前温度。3.根据权利要求1或2所述的方法，其特征在于，所述根据存储器芯片的当前温度确定当前擦除电压，包括：若所述存储器芯片的当前温度低于低温预设值，以默认擦除电压为基准增大擦除电压，以使存储单元的栅源电压差增大，将增大后的擦除电压确定为所述当前擦除电压；若所述存储器芯片的当前温度高于高温预设值，以默认擦除电压为基准减小擦除电压，以使存储单元的栅源电压差减小，将减小后的擦除电压确定为所述当前擦除电压。4.根据权利要求3所述的方法，其特征在于，所述根据存储器芯片的当前温度确定当前擦除电压，还包括：若所述存储器芯片的当前温度既不低于所述低温预设值，也不高于所述高温预设值，则将所述默认擦除电压作为所述当前擦除电压。5.根据权利要求4所述的方法，其特征在于，所述向所述存储器芯片的存储单元施加所述当前擦除电压，包括：向所述存储单元的栅极、源极以及P型阱分别施加相应的所述当前擦除电压。6.一种存储单元的...

【专利技术属性】
技术研发人员：胡洪，张建军，卜尔龙，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京,11