数据写入方法、存储器控制电路单元与存储器存储装置制造方法及图纸

本发明专利技术提供一种数据写入方法、存储器控制电路单元及存储器存储装置。本方法包括：接收第一写入指令与对应于所述第一写入指令的第一数据，且将所述第一数据写入第一实体抹除单元中的至少一第三实体抹除单元；以及若所述第一实体抹除单元中的至少一第四实体抹除单元的使用频率小于一预定值，执行对应所述第一写入指令的数据整理操作以复制至少一第四实体抹除单元中所储存的至少一第二数据至第二实体抹除单元的至少其中之一。本发明专利技术提供的数据写入方法、存储器控制电路单元及存储器存储装置，可提升存储器存储装置进行数据写入操作时的速度与效能。

Data writing method, memory control circuit unit and memory storage device

The invention provides a data writing method, a memory control circuit unit and a memory storage device. The method includes: receiving a first write instruction and corresponding to the first data written to the first instruction, and the first data is written to the first entity to erase at least a third entity unit in the erase unit; and if the first entity unit erase at least one of the fourth frequency solid erase unit is less than a predetermined value the execution, at least one of which corresponds to the first write instruction data copy operation to at least a fourth entity to erase at least a second to second data entities in the storage unit to erase unit. The data writing method, memory control circuit unit and memory storage device provided by the invention can improve the speed and efficiency of memory storage device when data write operation.

【技术实现步骤摘要】
数据写入方法、存储器控制电路单元与存储器存储装置
本专利技术涉及一种数据写入方法，尤其涉及一种用于可重写式非易失性存储器模块的数据写入方法、存储器控制电路单元及存储器存储装置。
技术介绍
数字相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可重写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记型电脑。固态硬盘就是一种以快闪存储器模块作为存储媒体的存储器存储装置。因此，近年快闪存储器产业成为电子产业中相当热门的一环。一般而言，在存储器存储装置为数字相机、摄影机、通信通信装置或平板电脑等系统所使用的SD卡、CF卡或嵌入式存储装置等各式非易失性存储器存储装置的应用中，当进行录影或摄影且欲储存影片或影像时，倘若存储器存储装置写入数据的速度过慢，将会导致暂存于快取存储器的数据在还未写入至可重写式非易失性存储器模块之前就被抹除的情况。在此情况下，由于数据的遗失将使得所欲储存的影片或影像不完整。基此，如何提升存储器存储装置进行数据写入操作时的速度与效能，以避免数据在还未写入至可重写式非易失性存储器模块之前就被抹除的情况发生，进而确保数据的可靠度是此领域技术人员所致力的目标。
技术实现思路
本专利技术提供一种数据写入方法、存储器控制电路单元及存储器存储装置，可提升存储器存储装置进行数据写入操作时的速度与效能。本专利技术的一范例实施例提供一种数据写入方法，其用于可重写式非易失性存储器模块，其中所述可重写式非易失性存储器模块包括多个实体抹除单元，其中所述实体抹除单元至少包括多个第一实体抹除单元与多个第二实体抹除单元，所述数据写入方法包括：接收第一写入指令与对应于所述第一写入指令的第一数据，且将所述第一数据写入第一实体抹除单元中的至少一第三实体抹除单元；以及若所述第一实体抹除单元中的至少一第四实体抹除单元的使用频率小于一预定值，执行对应所述第一写入指令的数据整理操作以复制所述至少一第四实体抹除单元中所储存的至少一第二数据至第二实体抹除单元的至少其中之一。在本专利技术的一范例实施例中，上述在执行对应所述第一写入指令的所述数据整理操作时，第一实体抹除单元中的所述至少一第四实体抹除单元尚未被写满。在本专利技术的一范例实施例中，上述数据写入方法，还包括：为每一个第一实体抹除单元记录一计数值，且在将所述第一数据写入所述第一实体抹除单元中的至少一第三实体抹除单元之后的步骤包括：计数所述至少一第三实体抹除单元以外的第一实体抹除单元的计数值；若所述至少一第四实体抹除单元的计数值的计数值大于第一预定门槛值，判断所述第一实体抹除单元中的所述至少一第四实体抹除单元的所述使用频率小于所述预定值；以及在复制所述至少一第二数据至所述第二实体抹除单元的至少其中之一之后，抹除所述至少一第四实体抹除单元中所储存的至少一第二数据，且将对应所述至少一第四实体抹除单元的计数值归零。在本专利技术的一范例实施例中，上述数据写入方法，还包括：为每一个第一实体抹除单元记录一计数值，且在将所述第一数据写入所述第一实体抹除单元中的至少一第三实体抹除单元之后的步骤包括：计数所述至少一第三实体抹除单元的计数值；若所述至少一第四实体抹除单元的计数值的计数值小于第二预定门槛值，判断所述第一实体抹除单元中的所述至少一第四实体抹除单元的所述使用频率小于所述预定值；以及在复制所述至少一第二数据至所述第二实体抹除单元的至少其中之一之后，抹除所述至少一第四实体抹除单元中所储存的至少一第二数据，且将对应所述至少一第四实体抹除单元的计数值归零。在本专利技术的一范例实施例中，所述第一实体抹除单元用以储存具有不连续的逻辑地址的数据，且所述第二实体抹除单元用以储存于具有连续的逻辑地址的数据，其中复制所述至少一第四实体抹除单元中所储存的所述至少一第二数据至所述第二实体抹除单元的至少其中之一的步骤包括：从一闲置区中选择所述第二实体抹除单元的至少其中之一以写入所述至少一第二数据，且储存有数据的所述第二实体抹除单元的数量不大于一预定数目。在本专利技术的一范例实施例中，上述第二实体抹除单元中配置有一指令信息队列，其中复制所述至少一第四实体抹除单元中所储存的至少一第二数据至所述第二实体抹除单元的至少其中之一的步骤包括：将对应至少一第二数据的一第一指令信息放入所述指令信息队列中，其中所述指令信息队列中的指令信息是以管线的方式被执行。在本专利技术的一范例实施例中，上述实体抹除单元还包括多个第五实体抹除单元，且所述数据写入方法还包括：执行对应所述第一写入指令的数据合并操作以根据所述第一指令信息复制第二实体抹除单元中的至少一第二数据至所述第五实体抹除单元的至少其中之一。在本专利技术的一范例实施例中，上述数据写入方法，还包括：接收第二写入指令与对应于所述第二写入指令的第三数据，并执行对应所述第二写入指令的数据整理操作，其中对应所述第一写入指令的数据合并操作是独立于对应所述第二写入指令的数据整理操作而被执行。在本专利技术的一范例实施例中，上述第一实体抹除单元与第二实体抹除单元中的一个存储单元是基于第一程序化模式来程序化，且第一数目的比特数据被储存至所述存储单元。所述第五实体抹除单元中的一个存储单元是基于第二程序化模式来程序化，且第二数目的比特数据被储存至所述存储单元，其中所述第一数目小于所述第二数目。本专利技术的另一范例实施例提供一种存储器控制电路单元，其用于控制可重写式非易失性存储器模块，其中所述可重写式非易失性存储器模块包括多个实体抹除单元，其中所述实体抹除单元至少包括多个第一实体抹除单元与多个第二实体抹除单元，其中所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以耦接至主机系统。所述存储器接口用以耦接至所述可重写式非易失性存储器模块。所述存储器管理电路耦接至所述主机接口与所述存储器接口，其中所述存储器管理电路用以接收第一写入指令与对应于所述第一写入指令的第一数据，且将所述第一数据写入第一实体抹除单元中的至少一第三实体抹除单元。若所述第一实体抹除单元中的至少一第四实体抹除单元的使用频率小于一预定值，所述存储器管理电路还用以执行对应所述第一写入指令的数据整理操作以复制至少一第四实体抹除单元中所储存的至少一第二数据至第二实体抹除单元的至少其中之一。在本专利技术的一范例实施例中，上述在执行对应所述第一写入指令的所述数据整理操作时，第一实体抹除单元中的所述至少一第四实体抹除单元尚未被写满。在本专利技术的一范例实施例中，上述存储器管理电路还用以为每一个第一实体抹除单元记录一计数值，且在将所述第一数据写入所述第一实体抹除单元中的至少一第三实体抹除单元之后的操作中，存储器管理电路还用以计数所述至少一第三实体抹除单元以外的第一实体抹除单元的计数值。若至少一第四实体抹除单元的计数值的计数值大于一第一预定门槛值，所述存储器管理电路判断第一实体抹除单元中的所述至少一第四实体抹除单元的使用频率小于所述预定值。在复制所述至少一第二数据至所述第二实体抹除单元的至少其中之一之后，存储器管理电路还用抹除所述至少一第四实体抹除单元中所储存的所述至少一第二数据，且将对应所述至少一第四实体抹除单元的计数值归零。在本专利技术本文档来自技高网...

【技术保护点】
一种数据写入方法，用于可重写式非易失性存储器模块，其特征在于，所述可重写式非易失性存储器模块包括多个实体抹除单元，且所述多个实体抹除单元至少包括多个第一实体抹除单元与多个第二实体抹除单元，所述数据写入方法包括：接收第一写入指令与对应于所述第一写入指令的第一数据，且将所述第一数据写入所述多个第一实体抹除单元中的至少一第三实体抹除单元；以及若所述多个第一实体抹除单元中的至少一第四实体抹除单元的使用频率小于预定值，执行对应所述第一写入指令的一数据整理操作以复制所述至少一第四实体抹除单元中所储存的至少一第二数据至所述多个第二实体抹除单元的至少其中之一。

【技术特征摘要】
1.一种数据写入方法，用于可重写式非易失性存储器模块，其特征在于，所述可重写式非易失性存储器模块包括多个实体抹除单元，且所述多个实体抹除单元至少包括多个第一实体抹除单元与多个第二实体抹除单元，所述数据写入方法包括：接收第一写入指令与对应于所述第一写入指令的第一数据，且将所述第一数据写入所述多个第一实体抹除单元中的至少一第三实体抹除单元；以及若所述多个第一实体抹除单元中的至少一第四实体抹除单元的使用频率小于预定值，执行对应所述第一写入指令的一数据整理操作以复制所述至少一第四实体抹除单元中所储存的至少一第二数据至所述多个第二实体抹除单元的至少其中之一。2.根据权利要求1所述的数据写入方法，其特征在于，在执行对应所述第一写入指令的所述数据整理操作时，所述多个第一实体抹除单元中的所述至少一第四实体抹除单元尚未被写满。3.根据权利要求1所述的数据写入方法，其特征在于，还包括：为每一个第一实体抹除单元记录计数值，其中在将所述第一数据写入所述多个第一实体抹除单元中的至少一第三实体抹除单元之后的步骤包括：计数所述至少一第三实体抹除单元以外的第一实体抹除单元的计数值；若所述至少一第四实体抹除单元的计数值大于第一预定门槛值，判断所述多个第一实体抹除单元中的所述至少一第四实体抹除单元的所述使用频率小于所述预定值；以及在复制所述至少一第二数据至所述多个第二实体抹除单元的至少其中之一之后，抹除所述至少一第四实体抹除单元中所储存的所述至少一第二数据，且将对应所述至少一第四实体抹除单元的计数值归零。4.根据权利要求1所述的数据写入方法，其特征在于，还包括：为每一个第一实体抹除单元记录计数值，其中在将所述第一数据写入所述多个第一实体抹除单元中的至少一第三实体抹除单元之后的步骤包括：计数所述至少一第三实体抹除单元的计数值；若所述至少一第四实体抹除单元的计数值小于第二预定门槛值，判断所述多个第一实体抹除单元中的所述至少一第四实体抹除单元的所述使用频率小于所述预定值；以及在复制所述至少一第二数据至所述多个第二实体抹除单元的至少其中之一之后，抹除所述至少一第四实体抹除单元中所储存的所述至少一第二数据，且将对应所述至少一第四实体抹除单元的计数值归零。5.根据权利要求1所述的数据写入方法，其特征在于，所述多个第一实体抹除单元用以储存具有不连续的逻辑地址的数据，且所述多个第二实体抹除单元用以储存于具有连续的逻辑地址的数据，其中复制所述至少一第四实体抹除单元中所储存的所述至少一第二数据至所述多个第二实体抹除单元的至少其中之一的步骤包括：从闲置区中选择所述多个第二实体抹除单元的至少其中之一以写入所述至少一第二数据，且储存有数据的所述第二实体抹除单元的数量不大于预定数目。6.根据权利要求1所述的数据写入方法，其特征在于，所述多个第二实体抹除单元中配置有指令信息队列，其中复制所述至少一第四实体抹除单元中所储存的所述至少一第二数据至所述多个第二实体抹除单元的至少其中之一的步骤包括：将对应所述至少一第二数据的第一指令信息放入所述指令信息队列中，其中所述指令信息队列中的指令信息是以管线的方式被执行。7.根据权利要求6所述的数据写入方法，其特征在于，所述多个实体抹除单元还包括多个第五实体抹除单元，所述数据写入方法还包括：执行对应所述第一写入指令的数据合并操作以根据所述第一指令信息复制所述第二实体抹除单元中的所述至少一第二数据至所述多个第五实体抹除单元的至少其中之一。8.根据权利要求7所述的数据写入方法，其特征在于，还包括：接收第二写入指令与对应于所述第二写入指令的第三数据，并执行对应所述第二写入指令的所述数据整理操作，其中对应所述第一写入指令的所述数据合并操作是独立于对应所述第二写入指令的所述数据整理操作而被执行。9.根据权利要求8所述的数据写入方法，其特征在于，所述多个第一实体抹除单元与所述多个第二实体抹除单元中的一个存储单元是基于第一程序化模式来程序化，且第一数目的比特数据被储存至所述存储单元，其中所述多个第五实体抹除单元中的一个存储单元是基于第二程序化模式来程序化，且第二数目的比特数据被储存至所述存储单元，其中所述第一数目小于所述第二数目。10.一种存储器控制电路单元，用于控制可重写式非易失性存储器模块，其特征在于，所述可重写式非易失性存储器模块包括多个实体抹除单元，每一个实体抹除单元包括多个实体程序化单元，且所述多个实体抹除单元至少包括多个第一实体抹除单元与多个第二实体抹除单元，其中所述存储器控制电路单元包括：主机接口，用以耦接至主机系统；存储器接口，用以耦接至所述可重写式非易失性存储器模块；以及存储器管理电路，耦接至所述主机接口与所述存储器接口，并且用以接收第一写入指令与对应于所述第一写入指令的第一数据，且将所述第一数据写入所述多个第一实体抹除单元中的至少一第三实体抹除单元，其中若所述多个第一实体抹除单元中的至少一第四实体抹除单元的使用频率小于预定值，所述存储器管理电路还用以执行对应所述第一写入指令的数据整理操作以复制所述至少一第四实体抹除单元中所储存的至少一第二数据至所述多个第二实体抹除单元的至少其中之一。11.根据权利要求10所述的存储器控制电路单元，其特征在于，在执行对应所述第一写入指令的所述数据整理操作时，所述多个第一实体抹除单元中的所述至少一第四实体抹除单元尚未被写满。12.根据权利要求10所述的存储器控制电路单元，其特征在于，所述存储器管理电路还用以为每一个第一实体抹除单元记录计数值，且在将所述第一数据写入所述多个第一实体抹除单元中的至少一第三实体抹除单元之后的操作中，所述存储器管理电路还用以计数所述至少一第三实体抹除单元以外的第一实体抹除单元的计数值，若所述至少一第四实体抹除单元的计数值大于第一预定门槛值，所述存储器管理电路判断所述多个第一实体抹除单元中的所述至少一第四实体抹除单元的所述使用频率小于所述预定值，其中在复制所述至少一第二数据至所述多个第二实体抹除单元的至少其中之一之后，所述存储器管理电路还用以抹除所述至少一第四实体抹除单元中所储存的所述至少一第二数据，且将对应所述至少一第四实体抹除单元的计数值归零。13.根据权利要求10所述的存储器控制电路单元，其特征在于，所述存储器管理电路还用以为每一个第一实体抹除单元记录计数值，且在将所述第一数据写入所述多个第一实体抹除单元中的至少一第三实体抹除单元之后的操作中，所述存储器管理电路还用以计数所述至少一第三实体抹除单元的计数值，若所述至少一第四实体抹除单元的计数值小于第二预定门槛值，所述存储器管理电路判断所述多个第一实体抹除单元中的所述至少一第四实体抹除单元的所述使用频率小于所述预定值，其中在复制所述至少一第二数据至所述多个第二实体抹除单元的至少其中之一之后，所述存储器管理电路还用以抹除所述至少一第四实体抹除单元中所储存的所述至少一第二数据，且将对应所述至少一第四实体抹除单...

【专利技术属性】
技术研发人员：林亲民，蔡岳轩，林姿吟，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾,71