半导体存储装置及存储器系统制造方法及图纸

实施方式提供一种半导体存储装置及存储器系统，能够在使用保持着写入动作重新开始所需的数据的锁存电路执行了读取动作之后，重新开始写入动作。一实施方式的半导体存储装置具备：第1读出放大器单元，包含能够保持数据的第1锁存电路；及控制部。所述控制部执行：第1动作，在写入动作中断后且接收指示读取动作的第1指令前，将保持在所述第1锁存电路、且包含所述中断的写入动作的检验结果的第1数据传送到所述第1读出放大器单元的外部；及第2动作，在所述读取动作结束后且接收指示重新开始所述中断的写入动作的第2指令前，将传送到所述第1读出放大器单元的外部的第1数据传送到所述第1锁存电路。

Semiconductor storage device and memory system

The implementation mode provides a semiconductor storage device and a memory system. It can restart the writing action after executing the read action after using the latch circuit that keeps the write action and restart the required data. An implementation of a semiconductor storage device is equipped with a first readout amplifier unit including a first latch circuit that can keep the data; and a control unit. The control section performs first actions in a write operation after the interruption and receives the instruction read action first instruction before the first data transmission in the first latch circuit, and contains the interrupt the write operation of the test results to keep the external first sense amplifier unit; and 2 action. In the end of reading action and receives instructions to start the interrupt into action on the second before the instruction will be delivered to the first data transmission of the external first sense amplifier unit to the first latch circuit.

【技术实现步骤摘要】
半导体存储装置及存储器系统相关申请本申请享有以日本专利申请2016-177985号(申请日：2016年9月12日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
实施方式涉及一种半导体存储装置及存储器系统。
技术介绍
已知有一种存储器系统，具备作为半导体存储装置的NAND(NOR-AND：与非)型闪存存储器、与控制该NAND型闪存存储器的控制器。
技术实现思路
实施方式提供一种半导体存储装置及存储器系统，能够在使用保持着写入动作重新开始所需的数据的锁存电路执行了读取动作之后，重新开始写入动作。实施方式的半导体存储装置具备：第1读出放大器单元，包含能够保持数据的第1锁存电路；及控制部。所述控制部执行：第1动作，在写入动作中断后且接收指示读取动作的第1指令前，将保持在所述第1锁存电路、且包含所述中断的写入动作的检验结果的第1数据传送到所述第1读出放大器单元的外部；及第2动作，在所述读取动作结束后且接收指示重新开始所述中断的写入动作的第2指令前，将传送到所述第1读出放大器单元的外部的第1数据传送到所述第1锁存电路。附图说明图1是用于说明第1实施方式的存储器系统的构成的框本文档来自技高网...

【技术保护点】
一种半导体存储装置，其特征在于具备：第1读出放大器单元，包含能够保持数据的第1锁存电路；及控制部；且所述控制部执行：第1动作，在写入动作中断后且接收指示读取动作的第1指令前，将保持在所述第1锁存电路、且包含所述中断的写入动作的检验结果的第1数据传送到所述第1读出放大器单元的外部；及第2动作，在所述读取动作结束后且接收指示重新开始所述中断的写入动作的第2指令前，将传送到所述第1读出放大器单元的外部的第1数据传送到所述第1锁存电路。

【技术特征摘要】
2016.09.12 JP 2016-1779851.一种半导体存储装置，其特征在于具备：第1读出放大器单元，包含能够保持数据的第1锁存电路；及控制部；且所述控制部执行：第1动作，在写入动作中断后且接收指示读取动作的第1指令前，将保持在所述第1锁存电路、且包含所述中断的写入动作的检验结果的第1数据传送到所述第1读出放大器单元的外部；及第2动作，在所述读取动作结束后且接收指示重新开始所述中断的写入动作的第2指令前，将传送到所述第1读出放大器单元的外部的第1数据传送到所述第1锁存电路。2.根据权利要求1所述的半导体存储装置，其特征在于还具备：存储单元，从所述第1读出放大器单元写入或读取数据；且所述控制部在所述读取动作期间，还执行将从所述存储单元读取的数据(读取选项数据)传送到所述第1锁存电路的动作。3.根据权利要求1所述的半导体存储装置，其特征在于：所述第1读出放大器单元还包含能够保持数据的第2锁存电路；且所述第1动作将保持在所述第2锁存电路、且包含所述中断的写入动作的检验结果的第2数据进而传送到所述第1读出放大器单元的外部；所述第2动作将传送到所述第1读出放大器单元的外部的第2数据进而传送到所述第2锁存电路。4.根据权利要求1所述的半导体存储装置，其特征在于：所述第1读出放大器单元的外部包含连接在所述半导体存储装置的控制器。5.根据权利要求1所述的半导体存储装置，其特征在于：所述第1读出放大器单元的外部包含连接在所述第1读出放大器单元的第2读出放大器单元。6.根据权利要求5所述的半导体存储装置，其特征在于：所述第1读出放大器单元还包含能够保持数据的第2锁存电路；且所述第1读出放大器单元的外部还包含连接在所述第1读出放大器单元的第3读出放大器单元；且所述第1动作将所述第1数据传送到所述第2读出放大器单元，且将保持在所述第2锁存电路、且包含所述中断的写入动作的检验结果的第2数据进而传送到所述第3读出放大器单元；所述第2动作将保持在所述第2读出放大器单元的第1数据传送到所述第1锁存电路，且将保持在所述第3读出放大器单元的第2数据进而传送到所述第2锁存电路。7.根据权利要求5所述的半导体存储装置，其特征在于：所述控制部在所述读取动作中，限制所述第2读出放大器单元读取数据。8.根据权利要求7所述的半导体存储装置，其特征在于：所述读取动作是从所述半导体存储装置读取页面大小的1/2大小的数据。9.根据权利要求6所述的半导体存储装置，其特征在于：所述控制部在所述读取动作中，还限制所述第3读出放大器单元读取数据。10.根据权利要求9所述的半导体存储装置，其特...

【专利技术属性】
技术研发人员：宇都宮裕子，清水孝洋，进藤佳彦，菅原昭雄，山村俊雄，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP