半导体存储装置及其读出方法制造方法及图纸

本发明专利技术提供一种半导体存储装置及其读出方法，抑制对位线进行预充电时的峰值电流。本发明专利技术的闪速存储器的读出方法包括下述步骤：对选择位线进行预充电；以及对经预充电的选择位线的电压或电流进行读出。进行预充电的步骤是在时刻(t1)将读出节点(SNS)预充电至Vcc‑Vth，在时刻(t2)将节点(TOBL)预充电至VCLAMP2，在时刻(t5)将节点(TOBL)预充电至VCLAMP1，在时刻(t6)将读出节点(SNS)预充电至Vcc。

【技术实现步骤摘要】
半导体存储装置及其读出方法
本专利技术涉及一种与非(NAND)型闪速存储器(flashmemory)等半导体存储装置及其读出方法，尤其涉及位线(bitline)的预充电(pre-charge)。
技术介绍
在NAND型闪速存储器中的页面(page)读出中，通过页面缓冲器(pagebuffer)/读出电路来对位线进行预充电，并根据选择存储胞元(memorycell)的存储状态来使位线放电，随后，在读出节点(sensenode)对位线的电位或电流进行检测。当因微细化而位线电阻变高，而且，因页面数的增加而位线电容增加时，位线的充放电所需的时间变长，数据的读出需要耗费时间。因此，专利文献1中，通过在块(block)间配置预充电电路，从而实现位线预充电时间的缩短。[现有技术文献][专利文献][专利文献1]日本专利第5631436号公报[专利技术所要解决的问题]在NAND型闪速存储器中，当在读出动作/校验(verify)动作时对位线电位进行读出时，通过页面缓冲器/读出电路来对位线进行预充电。进行预充电的位线为一页面，由于各位线跨及存储胞元阵列上的所有块，因此其寄生电容相当大。进而，在页面缓冲器内本文档来自技高网...

【技术保护点】
一种半导体存储装置的读出方法，所述读出方法的特征在于包括下述步骤：对选择位线进行预充电；以及对经预充电的所述选择位线的电压或电流进行读出，所述对选择位线进行预充电的步骤包括下述步骤：将读出节点预充电至第1电压；对于位于所述读出节点与位线之间的位线用节点，基于所述读出节点的所述第1电压，将所述位线用节点预充电至第1箝位电压；在通过所述第1箝位电压对所述选择位线进行预充电后，将所述位线用节点预充电至比所述第1箝位电压大的第2箝位电压；以及将所述读出节点预充电至比所述第1电压大的第2电压。

【技术特征摘要】
2016.08.24 JP 2016-1633241.一种半导体存储装置的读出方法，所述读出方法的特征在于包括下述步骤：对选择位线进行预充电；以及对经预充电的所述选择位线的电压或电流进行读出，所述对选择位线进行预充电的步骤包括下述步骤：将读出节点预充电至第1电压；对于位于所述读出节点与位线之间的位线用节点，基于所述读出节点的所述第1电压，将所述位线用节点预充电至第1箝位电压；在通过所述第1箝位电压对所述选择位线进行预充电后，将所述位线用节点预充电至比所述第1箝位电压大的第2箝位电压；以及将所述读出节点预充电至比所述第1电压大的第2电压。2.根据权利要求1所述的读出方法，其特征在于，所述读出节点是经由第1晶体管来进行预充电，所述位线用节点是经由第2晶体管来进行预充电。3.根据权利要求2所述的读出方法，其特征在于，通过对所述第1晶体管的栅极施加第1信号电压来将所述第1电压预充电至所述读出节点，通过对所述第1晶体管的栅极施加第2信号电压来将所述第2电压预充电至所述读出节点，且所述第2信号电压大于所述第1信号电压。4.根据权利要求2所述的读出方法，其特征在于，通过对所述第2晶体管的栅极施加所述第1箝位用电压来将所述位线用节点预充电至所述第1箝位电压，通过对所述第2晶体管的栅极施加所述第2箝位用电压来将所述位线用节点预充电至所述第2箝位电压，且所述第2箝位用电压大于所述第1箝位用电压。5.根据权利要求1所述的读出方法，其特征在于，所述对选择位线进行预充电的步骤还包括：将所述位线用节点的所述第1箝位电压预充电至耦合于位线的节点；以及将所述位线用节点的所述第2箝位电压预充电至所述耦合于位线的节点。6.根据权利要求5所述的读出方法，其特征在于，所述耦合于位线的节点是经由第3晶体管来进行预充电。7.根据权利要求5或6所述的读出方法，其特征在于，所述对选择位线进行预充电的步骤还包括：基于对所述耦合于位线的节点预充电的电压，来对偶数位线或奇数位线进行预充电。8.根据权利要求7所述的读出方法，其特征在于，所述偶数位线或所述奇数位线是经由偶数位线选择晶体管或奇数位线选择晶体管来进行预充电。9.根据权利要求1至6中任一项所述的读出方法，其特征在于，在对...

【专利技术属性】
技术研发人员：山内一贵，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71