一种EEPROM及其擦除、编程和读方法技术

一种EEPROM及其擦除、编程和读方法，所述EEPROM包括多个呈阵列排布的分栅存储单元，每一所述分栅存储单元包括源极、漏极、与第一存储位相连的第一控制栅、字线栅以及与第二存储位相连的第二控制栅，所述字线栅连接字线，所述源极连接第一位线，所述漏极连接第二位线；所述第一控制栅连接第一控制栅线，所述第二控制栅连接不同于所述第一控制栅线的第二控制栅线；其中，每N列所述分栅存储单元形成于一个第一阱结构上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构隔开，N为正整数。采用本发明专利技术技术方案可以有效地提高EEPROM的面积利用率。

【技术实现步骤摘要】
一种EEPROM及其擦除、编程和读方法
本专利技术涉及存储器
，特别涉及一种EEPROM及其擦除、编程和读方法。
技术介绍
电可擦可编程只读存储器(ElectricallyErasableProgrammablereadonlymemory，简称EEPROM)是一种掉电后数据不丢失的存储芯片。其可在高于普通电压的作用下进行擦除和编程(重写入)，在操作时，EEPROM需要以字节(8位)作为一个操作单元。EEPROM一般用于即插即用、接口卡以存放硬件设置数据以及防止软件非法拷贝的“硬件锁”上面。目前，EEPROM一般采用分栅结构构建。具体地，所述分栅结构为浮栅隧穿氧化物晶体管(Floating-gateTunelingOxideTransister，简称FLOTOX)，EEPROM可以包括若干个FLOTOX及附加的选通晶体管。由于分栅结构有效避免了过擦除效应，使得电路设计相对简单。此外，分栅结构利用源端热电子注入进行编程，编程效率较高。在现有技术中，由于在针对EEPROM中的分栅结构中的浮栅存储的数据信息(也即注入至浮栅中的电子)进行擦除时，利用了浮栅与源极之间的隧道效应，通过隧道电流把注入至浮栅中的电子吸引到源极，使得浮栅中不再存储有电子，从而实现擦除。然而，由于所述分栅结构中包括有两个浮栅结构，构成互相镜像的两个存储位，在对其中一个浮栅中注入的电子进行擦除时，会对另一个浮栅造成干扰，使得另一个浮栅可能被误擦除。基于此，EEPROM中的每个分栅结构的两个存储位通常被用作一个有效存储位进行操作(例如擦除、编程和读)，使得EEPROM的面积利用率较低。专利
技术实现思路
本专利技术解决的技术问题是如何有效地提高EEPROM的面积利用率。为解决上述技术问题，本专利技术实施例提供一种EEPROM，所述EEPROM包括多个呈阵列排布的分栅存储单元，每一所述分栅存储单元包括源极、漏极、与第一存储位相连的第一控制栅、字线栅以及与第二存储位相连的第二控制栅，所述字线栅连接字线，所述源极连接第一位线，所述漏极连接第二位线；所述第一控制栅连接第一控制栅线，所述第二控制栅连接不同于所述第一控制栅线的第二控制栅线；其中，每N列所述分栅存储单元形成于一个第一阱结构上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构隔开，N为正整数。可选地，所述第一阱结构为P阱，所述第二阱结构为N阱。可选地，所述第一阱结构和第二阱结构形成于深N阱上。可选地，N为8。为解决上述技术问题，本专利技术实施例还提供一种上述EEPROM的擦除方法，所述擦除方法包括：对所述分栅存储单元所在的第一阱结构施加第一阱电压；对所述第一控制栅线施加擦除电压；对所述第二控制栅线施加不同于所述擦除电压的第一控制电压；对所述字线施加字线电压，所述字线电压小于所述第一阱电压；对所述第一位线施加第一位线电压；对所述第二位线施加第二位线电压；其中，所述第一阱电压与所述擦除电压的压差使得所述第一存储位上存储的电子被擦除，所述第一阱电压与所述第一控制电压的压差阻止所述第二存储位上存储的电子被擦除。可选地，所述第一阱电压的范围为8V至12V，所述擦除电压的范围为-6V至-10V，所述第一控制电压的范围为0V至4V，所述字线电压的范围为-2V至2V。可选地，所述第一位线电压和第二位线电压等于所述第一阱电压。可选地，所述擦除方法还包括：对与所述分栅存储单元处于同一行的分栅存储单元所在的所有第一阱结构施加第二阱电压，以阻止与所述分栅存储单元处于同一行的分栅存储单元中的第一存储位上存储的电子被擦除。可选地，所述第二阱电压的范围为-2V至2V。可选地，所述擦除方法还包括：对与所述分栅存储单元处于同一列的分栅存储单元所连接的第一控制栅线施加第二控制电压，以阻止与所述分栅存储单元处于同一列的分栅存储单元中的第一存储位上存储的电子被擦除，其中，所述第二控制电压与所述第一控制电压相等或不等。可选地，所述第二控制电压的范围为0V至4V。为解决上述技术问题，本专利技术实施例还提供一种上述EEPROM的编程方法，所述编程方法包括：通过对所述第一位线、第二位线、字线、第一控制栅线、第二控制栅线以及第一阱结构的电压配置，选中所述第一存储位，以使得所述第一存储位处于待编程状态并阻止所述第二存储位处于待编程状态，其中，所述分栅存储单元的沟道内流有沟道电流，所述沟道电流的方向从所述第一存储位流向所述第二存储位；对所述第一存储位进行编程。可选地，通过对所述第一位线施加范围为3V至7V的电压，对所述第二位线施加范围为0.1V至0.5V的电压，对所述字线施加范围为1V至2V的电压，对所述第一控制栅线施加范围为7V至10V的电压，对所述第二控制栅线施加范围为3V至7V的电压，对所述第一阱结构施加范围为-2V至2V的电压，选中所述第一存储位，并使得所述分栅存储单元的沟道内流有所述沟道电流。为解决上述技术问题，本专利技术实施例还提供一种上述EEPROM的读方法，所述读方法包括：通过对所述第一位线、第二位线、字线、第一控制栅线、第二控制栅线以及第一阱结构的电压配置，选中所述第一存储位，以使得所述第一存储位处于待读取状态并阻止所述第二存储位处于待读取状态，其中，所述分栅存储单元的沟道内流有沟道电流，所述沟道电流的方向从所述第二存储位流向所述第一存储位；对所述第一存储位中存储的数据信息进行读取。可选地，通过对所述第一位线施加范围为0V的电压，对所述第二位线施加范围为0.5V至1V的电压，对所述字线施加范围为4V至5V的电压，对所述第一控制栅线施加范围为0V的电压，对所述第二控制栅线施加范围为4V至5V的电压，对所述第一阱结构施加范围为-2V至2V的电压，选中所述第一存储位，并使得所述分栅存储单元的沟道内流有所述沟道电流。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：在本专利技术实施例的EEPROM中，由于每N列所述分栅存储单元形成于一个第一阱结构上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构隔开，因此，在对所述EEPROM中的分栅存储单元进行操作，例如擦除时，可以通过对所述分栅存储单元所在的第一阱结构和第一控制栅线的电压配置，对所述分栅存储单元的第一存储位存储的数据信息进行擦除，或者所述第一阱结构和第二控制栅线的电压配置，对所述分栅存储单元的第二存储位存储的数据信息进行擦除，而无需采用所述字线与所述第一控制栅线或第二控制栅线之间的压差进行擦除，可以有效地避免同一分栅存储单元中不同存储位间的操作干扰，还可以进一步避免对同一行方向和同一列方向上分栅存储单元中存储位的操作干扰，使得每一分栅存储单元中的两个存储位均可以作为有效存储位，提高所述EEPROM的面积利用率。进一步地，相比于现有技术方案，所述EEPROM中无需选通晶体管选通所述EEPROM中的多列分栅存储单元进行操作，只需对所述多列分栅存储单元所在的第一阱结构施加适当的电压即可，可以进一步减小所述EEPROM的面积，提高其面积利用率。附图说明图1是现有技术中的一种分栅存储单元的剖面图。图2是现有技术中的一种EEPROM的俯视图。图3是现有技术中的一种EEPROM的电路示意图。图4是本专利技术实施例的一种EEPROM的俯视图。图5是一种图4所示的EEPROM的本文档来自技高网...

【技术保护点】
一种EEPROM，包括多个呈阵列排布的分栅存储单元，每一所述分栅存储单元包括源极、漏极、与第一存储位相连的第一控制栅、字线栅以及与第二存储位相连的第二控制栅，所述字线栅连接字线，所述源极连接第一位线，所述漏极连接第二位线；其特征在于：所述第一控制栅连接第一控制栅线，所述第二控制栅连接不同于所述第一控制栅线的第二控制栅线；其中，每N列所述分栅存储单元形成于一个第一阱结构上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构隔开，N为正整数。

【技术特征摘要】
1.一种EEPROM，包括多个呈阵列排布的分栅存储单元，每一所述分栅存储单元包括源极、漏极、与第一存储位相连的第一控制栅、字线栅以及与第二存储位相连的第二控制栅，所述字线栅连接字线，所述源极连接第一位线，所述漏极连接第二位线；其特征在于：所述第一控制栅连接第一控制栅线，所述第二控制栅连接不同于所述第一控制栅线的第二控制栅线；其中，每N列所述分栅存储单元形成于一个第一阱结构上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构隔开，N为正整数。2.根据权利要求1所述的EEPROM，其特征在于，所述第一阱结构为P阱，所述第二阱结构为N阱。3.根据权利要求2所述的EEPROM，其特征在于，所述第一阱结构和第二阱结构形成于深N阱上。4.根据权利要求1至3任一项所述的EEPROM，其特征在于，N为8。5.一种权利要求1至4任一项所述的EEPROM的擦除方法，其特征在于，包括：对所述分栅存储单元所在的第一阱结构施加第一阱电压；对所述第一控制栅线施加擦除电压；对所述第二控制栅线施加不同于所述擦除电压的第一控制电压；对所述字线施加字线电压，所述字线电压小于所述第一阱电压；对所述第一位线施加第一位线电压；对所述第二位线施加第二位线电压；其中，所述第一阱电压与所述擦除电压的压差使得所述第一存储位上存储的电子被擦除，所述第一阱电压与所述第一控制电压的压差阻止所述第二存储位上存储的电子被擦除。6.根据权利要求5所述的EEPROM的擦除方法，其特征在于，所述第一阱电压的范围为8V至12V，所述擦除电压的范围为-6V至-10V，所述第一控制电压的范围为0V至4V，所述字线电压的范围为-2V至2V。7.根据权利要求5或6所述的EEPROM的擦除方法，其特征在于，所述第一位线电压和第二位线电压等于所述第一阱电压。8.根据权利要求5所述的EEPROM的擦除方法，其特征在于，还包括：对与所述分栅存储单元处于同一行的分栅存储单元所在的所有第一阱结构施加第二阱电压，以阻止与所述分栅存储单元处于同一行的分栅存储单元中的第一存储位上存储的电子被擦除。9.根据权利要求8所述的EEPROM的擦除方法，其特征在于，所述第二阱电压的范围为-2V至2V。10.根据权利要求5所述的EEPROM的擦除方法，其...

【专利技术属性】
技术研发人员：胡剑，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31