动态随机存取存储器元件制造技术

本发明专利技术公开一种动态随机存取存储器元件，包含基底、多个埋藏式栅极与多个位线。埋藏式栅极是设置在基底的第一沟槽内并沿着第一方向延伸。位线则是设置在埋藏式栅极上且沿着第二方向延伸，而第二方向则是横跨第一方向。各个位线包含一阻障层，而其具有一复合层结构。复合层结构包含WSixNy且其底部的硅含量较高且其顶部的氮含量较高。

Dynamic random access memory element

The invention discloses a dynamic random access memory element, which includes a substrate, multiple buried gates and a plurality of bit lines. The buried gate is arranged in the first groove of the base and extends along the first direction. The bit line is set on the buried gate and extends along the second direction, while the second direction is across the first direction. Each bit line contains a barrier layer, and it has a composite layer structure. The composite layer consists of WSixNy with high silicon content at the bottom and higher nitrogen content at the top.

【技术实现步骤摘要】
动态随机存取存储器元件
本专利技术涉及一种存储器元件，尤其是涉及一种随机动态处理存储器元件。
技术介绍
随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(DynamicRandomAccessMemory,DRAM)单元的设计也必须符合高积成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。
技术实现思路
本专利技术的一目的在于提供一种随机动态处理存储器元件，其是在位线内设置有复合层结构的一阻障层，该阻障层的顶部的氮含量较高且其底部的硅含量较高，由此，可有效降低该阻障层与其上方及/或下方堆叠层的阻值。为达上述目的，本专利技术的一实施例提供一种随机动态处理存储器元件，其包含一基底、多个埋藏式栅极与多个位线。该些埋藏式栅极是设置在该基底的一第一沟槽内并沿着一第一方向延伸。该些位线则是设置在该些埋藏式栅极上且沿着一第二方向延伸，而该第二方向则是横跨该第一方向。各个位线包含一阻障层，而该阻障层具有一复合层结构。该复合层结构包含WSxiNy且其底部的硅含量较高且其顶部的氮含量较高。本专利技术的随机动态处理存储器元件主要是在其位线的多晶硅层与金属导电层之间，设置具有复合层结构的一阻障层且该复合层结构是由钨硅氮(WSixNy)组成。其中，该复合层结构的底部的硅含量较高，而可呈现类似于欧姆接触层(ohmiclayer)的特性。另一方面，该复合层结构的顶部则是氮含量较高，而可使该复合层结构的顶部可具有较大的大管芯。在此情况下，该阻障层与下方多晶硅层之间的阻值可被有效降低，而该阻障层与上方的金属导电层之间的晶界则可同样被有效降低，因而使该阻障层本身可具有较低的阻值。附图说明图1为本专利技术较佳实施例中随机动态处理存储器元件的俯视示意图；图2为图1沿着切线A-A’的剖面示意图；图3为图1沿着切线B-B’的剖面示意图；图4为图3中区域R的部分放大示意图。主要元件符号说明100基底101主动区102存储器区104周边区106浅沟绝缘108、118沟槽110动态随机存取存储器元件112介电层114栅极116绝缘层124160位线160a位线接触插塞161多晶硅层163阻障层163a钨硅层163b钨氮层165金属导电层170掩模层具体实施方式为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的数个较佳实施例，并配合所附附图，详细说明本专利技术的构成内容及所欲达成的功效。请参照图1至图3，所绘示者为本专利技术较佳实施例中随机动态处理存储器元件的示意图，其中图1为俯视图，图2及图3则分别显示图1中沿着切线A-A’及B-B’的剖视图。本实施例是提供一存储器单元(memorycell)，例如是具备凹入式栅极的随机动态处理存储器(dynamicrandomaccessmemory,DRAM)元件110，其包含有至少一晶体管元件(未绘示)以及至少一电容结构(未绘示)，以作为DRAM阵列中的最小组成单元并接收来自于位线160及字符线的电压信号。动态随机存取存储器元件110包含一基底100，且基底100内形成有至少一浅沟绝缘106，以在基底100上定义出多个主动区(activearea,AA)101，如图1所示。此外，基底100上还定义有一存储器区102以及一周边区104。其中，动态随机存取存储器元件110的多个字符线(wordline,BL,即栅极114)与多个位线(bitline,BL)160等是形成在基底100的存储器区102，如图2所示，而其他的主动元件等(未绘示)则可形成在周边区104。需注意的是，为简化说明，本专利技术的图1仅绘示出位于存储器区102的元件的上视示意图，而省略了位于周边区104的元件。在本实施例中，各主动区101例如是相互平行地朝向一第一方向延伸，而栅极114是形成在基底100内并横跨在各主动区101上。具体来说，各栅极114是形成在基底100的一沟槽108内，且沟槽108例如是朝向不同于该第一方向的一第二方向延伸，该第二方向与该第一方向相交，如图1所示。在一实施例中，栅极114的形成方式例如是包含先形成覆盖在沟槽108表面的一介电层112，当作栅极绝缘层，其例如是一氧化硅层，形成栅极114，然后再于栅极114上覆盖一绝缘层116。由此，使绝缘层116切齐基底100表面，而栅极114则可做为一埋藏式的字符线(buriedwordline,BWL)，如图2及图3所示。另一方面，位线160则是相互平行地形成在基底100上沿着一第三方向延伸，并同样横跨各主动区101。其中，该第三方向同样是不同于该第一方向，并且较佳是与第二方向垂直。也就是说，该第一方向、第二方向及第三方向彼此皆不同，且该第一方向与该第二方向及该第三方向皆不垂直，如图1所示。位线160与字符线114之间是通过形成在基底100上的一绝缘层124相互隔离，且位线160更进一步通过至少一位线接触插塞(bitlinecontact,BLC)160a来电连接至各该晶体管元件的一源极/漏极区(未绘示)。位线接触插塞160a例如是形成在位线160下方，并界于两字符线114之间。并且，位线接触插塞160a包含一导体层，例如是一多晶硅层161等半导体层，如图2所示。在一实施例中，位线接触插塞160a的形成方式例如是包含先形成位于基底100内的多个沟槽118，再接着形成填满沟槽118并进一步覆盖在绝缘层124上的多晶硅层161，如图2及图3所示。后续，继续形成覆盖在多晶硅层161上的阻障层163、一金属导电层165以及一掩模层170，然后，图案化掩模层170以及下方的金属导电层165、阻障层163以及多晶硅层161，即可同时形成位线160以及位于部分位线160下方的位线接触插塞160a。也就是说，位线160与位线接触插塞160a其实是一体成型，并且由同一多晶硅层161所共同形成。需注意的是，位线160是由依序堆叠在基底100的多晶硅层161、阻障层163与金属导电层165所共同组成。其中，阻障层163例如是包含由钨硅氮(WSixNy)所组成的一复合层结构，而金属导电层165则例如是包含钨(tungsten,W)、铝(aluminum,Al)或铜(copper,Cu)等低阻质金属材质，但不以此为限。其中，阻障层163是用来降低多晶硅层161与金属导电层165的接触电阻(contactresistance)与片电阻(sheetresistance)，其例如可包含相互堆叠的多层第一金属氧化层与多层第二金属氧化层交错并重复设置，而且在不同沉积阶段中，至少多层第一金属氧化层或至少多层第二金属氧化层是彼此接触。该第一金属氧化层及该第二金属氧化层是在进行原子层沉积(atomiclayerdeposition,ALD)制作工艺期间，依序且分别通入不同前驱物所形成。举例来说本文档来自技高网...

【技术保护点】
一种随机动态处理存储器元件，其特征在于包含：多个埋藏式栅极，设置在一基底的一第一沟槽内并沿着一第一方向延伸；以及多个位线，设置在该些埋藏式栅极上且沿着一第二方向延伸，该第二方向横跨该第一方向，各该位线包含阻障层，其中该阻障层包含复合层结构，该复合层结构包含WSxiNy，该复合层结构的底部的硅含量较高且该复合层结构的顶部的氮含量较高。

【技术特征摘要】
1.一种随机动态处理存储器元件，其特征在于包含：多个埋藏式栅极，设置在一基底的一第一沟槽内并沿着一第一方向延伸；以及多个位线，设置在该些埋藏式栅极上且沿着一第二方向延伸，该第二方向横跨该第一方向，各该位线包含阻障层，其中该阻障层包含复合层结构，该复合层结构包含WSxiNy，该复合层结构的底部的硅含量较高且该复合层结构的顶部的氮含量较高。2.依据权利要求1所述的随机动态处理存储器元件，其特征在于，该复合层结构的底部中，x:y的比例约为10-20:1-0.1。3.依据权利要求第1项所述的随机动态处理存储器元件，其特征在于，该复合层结构的顶部中，x:y的比例约为0.1-1:10-20。4.依据权利要求1所述的随机动态处理存储器元件，其特征在于，x在该复合层结构的底部约为20并逐渐地往顶部递减至约为0.1，y在该复合层结构的底部约为0.1，并逐渐地往顶部递增至约为20。5.依据...

【专利技术属性】
技术研发人员：陈意维，郑存闵，蔡志杰，张凯钧，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71