半导体结构及其形成方法技术

本发明专利技术提供一种半导体结构及其形成方法，其中，所述结构包括：衬底，所述衬底包括：器件区和分别位于器件区两侧的第一连接区和第二连接区；位于第一连接区衬底上的第一鳍部、以及位于第二连接区衬底上的第二鳍部，第一鳍部与第二鳍部平行排列，且第一鳍部和第二鳍部的延伸方向垂直于第一鳍部和第二鳍部的排列方向；位于器件区、第一连接区和第二连接区衬底中、以及第一鳍部和第二鳍部中的掺杂区；横跨于第一鳍部的部分顶部上的第一插塞；横跨于第二鳍部的部分顶部上的第二插塞。所述半导体结构在使用时，电流的流经通道的横截面积较大，因此，第一鳍部和第二鳍部与所述掺杂区之间的接触电阻较小，能够改善所述半导体结构性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而提高器件的性能。电阻元件是芯片上的重要元件。电阻元件能够以包括电阻掺杂区的半导体层构成。所述电阻掺杂区中具有掺杂离子，可以通过调节所述掺杂离子的浓度对所述电阻元件的电阻值进行调节。而所述掺杂区的两端能够通过电互连结构与外部电路进行电连接。所述掺杂区与电互连结构之间具有接触电阻，如果所述接触电阻过大，容易导致电阻元件产生较多的热量，从而引起自加热效应，此外，接触电阻过大还容易使所述电阻元件的电阻值过高，从而容易影响所述电阻元件的性能。然而，现有的电阻元件的接触电阻较大，电阻元件的性能较差。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，能够改善所述半导体结构性能。为解决上述问题，本专利技术提供一种半导体结构，包括：衬底，所述衬底包括：器件区和分别位于所述器件区两侧的第一连接区和第二连接区；位于所述第一连接区衬底上的第一鳍部、以及位于所述第二连接区衬底上的第二鳍部，所述第一鳍部与第二鳍部平行排列，且所述第一鳍部和第二鳍部的延伸方向垂直于所述第一鳍部和第二鳍部的排列方向；位于所述器件区、第一连接区和第二连接区衬底中、以及第一鳍部和第二鳍部中的掺杂区；横跨于所述第一鳍部的部分顶部上的第一插塞；横跨于所述第二鳍部的部分顶部上的第二插塞。可选的，还包括：位于所述器件区掺杂区上的第三伪栅极。可选的，还包括：横跨所述第一鳍部的第一伪栅极，所述第一伪栅极覆盖所述第一鳍部部分侧壁和顶部表面；横跨所述第二鳍部的第二伪栅极，所述第二伪栅极覆盖所述第二鳍部部分侧壁和顶部表面。可选的，所述第三伪栅极的材料为多晶硅、多晶锗或多晶硅锗。可选的，所述第三伪栅极延伸方向垂直或平行于所述第一鳍部和第二鳍部的延伸方向。可选的，所述第一伪栅极和第二伪栅极的材料为多晶硅、多晶锗或多晶硅锗。可选的，所述第一伪栅极和第二伪栅极延伸方向垂直于所述第一鳍部和第二鳍部的延伸方向。可选的，还包括：覆盖所述第一鳍部和第二鳍部侧壁的介质层，所述第一连接区介质层中具有第一接触孔，所述第一接触孔底部暴露出所述第一鳍部顶部表面，所述第二连接区介质层中具有第二接触孔，所述第二接触孔底部暴露出所述第二鳍部顶部表面；所述第一插塞位于所述第一接触孔中，所述第二插塞位于所述第二接触孔中。可选的，所述介质层还覆盖所述第三伪栅极、第一伪栅极和第二伪栅极顶部和侧壁表面。可选的，还包括：位于所述器件区掺杂区上，所述第一鳍部之间衬底上以及所述第二鳍部之间衬底上的隔离结构；所述第三伪栅极位于所述隔离结构上。可选的，所述器件区的掺杂区中具有掺杂离子，所述第一鳍部中具有第一掺杂离子，所述第二鳍部中具有第二掺杂离子，所述第一掺杂离子、第二掺杂离子和所述掺杂离子的导电类型相同。可选的，还包括：位于所述第一鳍部顶部与所述插塞之间的第一外延层；位于所述第二鳍部顶部与所述插塞之间的第二外延层。相应的，本专利技术还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括：器件区和分别位于所述器件区两侧的第一连接区和第二连接区，所述第一连接区衬底上具有第一鳍部，所述第二连接区衬底上具有第二鳍部，所述第一鳍部与第二鳍部平行排列，且所述第一鳍部的延伸方向垂直于所述第一鳍部和第二鳍部的排列方向；在所述器件区、第一连接区和第二连接区衬底中、以及第一鳍部和第二鳍部中形成掺杂区；形成横跨于所述第一鳍部的部分顶部上的第一插塞；形成横跨于所述第二鳍部的部分顶部上的第二插塞。可选的，所述衬底、第一鳍部和第二鳍部的形成步骤包括：提供初始衬底；在所述初始衬底上形成图形层，所述图形层暴露出所述器件区初始衬底表面以及部分所述第一连接区和第二连接区初始衬底表面；以所述图形层为掩膜对所述初始衬底进行刻蚀，形成衬底，位于所述第一连接区衬底上的第一鳍部以及位于所述第二连接区衬底上的第二鳍部。可选的，对所述初始衬底进行刻蚀的工艺为干法刻蚀工艺。可选的，还包括：在所述器件区衬底上形成第三伪栅极。可选的，还包括：形成横跨所述第一鳍部的第一伪栅极，所述第一伪栅极覆盖所述第一鳍部部分侧壁和顶部表面；形成横跨所述第二鳍部的第二伪栅极，所述第二伪栅极覆盖所述第二鳍部部分侧壁和顶部表面。可选的，形成所述第三伪栅极、第一伪栅极和第二伪栅极的步骤包括：形成覆盖所述第一鳍部、第二鳍部侧壁和顶部表面，以及所述器件区掺杂区的栅极层；对所述栅极层进行图形化，形成位于所述器件区掺杂区上的第三伪栅极，横跨所述第一鳍部的第一伪栅极，横跨所述第二鳍部的第二伪栅极。可选的，所述第一伪栅极、第二伪栅极和第三伪栅极的材料为多晶硅、多晶锗或多晶硅锗。可选的，形成所述参杂层的步骤包括：在所述第一鳍部中注入第一掺杂离子，在所述第二鳍部中注入第二掺杂离子；通过离子注入工艺在所述第一鳍部中注入第一掺杂离子，并在所述第二鳍部中注入第二掺杂离子。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的半导体结构中，所述第一鳍部与第二鳍部平行排列，且所述第一鳍部的延伸方向垂直于所述第一鳍部和第二鳍部的排列方向。所述半导体结构在使用过程中，电流在第一鳍部与衬底中的掺杂区之间流动时，电流的流经通道的横截面积较大，且电流在第二鳍部与衬底中的掺杂区之间流动时，电流的流经通道的横截面积也较大，因此，所述第一鳍部和第二鳍部与所述衬底中的掺杂区之间的接触电阻较小，能够降低半导体结构产生的热量，从而降低所述半导体结构的自加热效应，进而能够改善半导体结构性能。进一步，所述器件区掺杂区上具有第三伪栅极，所述第一连接区具有横跨所述第一鳍部的第一伪栅极，所述第二连接区具有横跨所述第二鳍部的第二伪栅极。所述第一伪栅极和第二伪栅极能够减小所述介质层中形成的凹坑，从而能够减少所述凹坑中残留的第一插塞和第二插塞材料，进而能够提高所述介质层的绝缘性，改善半导体结构性能。本专利技术的半导体结构的形成方法中，所述第一鳍部与第二鳍部平行排列，且所述第一鳍部的延伸方向垂直于所述第一鳍部和第二鳍部的排列方向，且形成掺杂区的过程中，所述第一鳍部、第二鳍部与所述衬底中的掺杂区之间的接触电阻较小，能够降低半导体结构产生的热量，从而降低所述半导体结构的自加热效应，进而能够改善半导体结构性能。进一步，所述器件区掺杂区上具有第三伪栅极，所述第一连接区具有横跨所述第一鳍部的第一伪栅极，所述第二连接区具有横跨所述第二鳍部的第二伪栅极。在形成所述介质层的过程中，所述第一伪栅极和第二伪栅极能够减小所述介质层中形成的凹坑，从而能够减少在所述凹坑中形成的第一插塞和第二插塞材料，进而能够提高所述介质层的绝缘性，改善半导体结构性能。附图说明图1和图2是一种半导体结构的结构示意图；图3至图14是本专利技术半导体结构的形成方法一实施例各步骤的结构示意图。具体实施方式半导体结构存在诸多问题，例如：半导体结构的电阻过大，半导体结构性能较差。现结合一种电阻元件，分析半导体结构的电阻过大，半导体结构性能较差的原因：图1和图2是一种电阻元件的结构示意图。请参考图1和图2，图2是图1沿切割线1-2的剖视图，所述电阻元件包括：衬底100；位于所述衬底100中的掺杂本文档来自技高网...

【技术保护点】
一种半导体结构，其特征在于，包括：衬底，所述衬底包括：器件区和分别位于所述器件区两侧的第一连接区和第二连接区；位于所述第一连接区衬底上的第一鳍部、以及位于所述第二连接区衬底上的第二鳍部，所述第一鳍部与第二鳍部平行排列，且所述第一鳍部和第二鳍部的延伸方向垂直于所述第一鳍部和第二鳍部的排列方向；位于所述器件区、第一连接区和第二连接区衬底中、以及第一鳍部和第二鳍部中的掺杂区；横跨于所述第一鳍部的部分顶部上的第一插塞；横跨于所述第二鳍部的部分顶部上的第二插塞。

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括：器件区和分别位于所述器件区两侧的第一连接区和第二连接区；位于所述第一连接区衬底上的第一鳍部、以及位于所述第二连接区衬底上的第二鳍部，所述第一鳍部与第二鳍部平行排列，且所述第一鳍部和第二鳍部的延伸方向垂直于所述第一鳍部和第二鳍部的排列方向；位于所述器件区、第一连接区和第二连接区衬底中、以及第一鳍部和第二鳍部中的掺杂区；横跨于所述第一鳍部的部分顶部上的第一插塞；横跨于所述第二鳍部的部分顶部上的第二插塞。2.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述器件区掺杂区上的第三伪栅极。3.如权利要求1或2所述的半导体结构，其特征在于，还包括：横跨所述第一鳍部的第一伪栅极，所述第一伪栅极覆盖所述第一鳍部部分侧壁和顶部表面；横跨所述第二鳍部的第二伪栅极，所述第二伪栅极覆盖所述第二鳍部部分侧壁和顶部表面。4.如权利要求2所述的半导体结构，其特征在于，所述第三伪栅极的材料为多晶硅、多晶锗或多晶硅锗。5.如权利要求2所述的半导体结构，其特征在于，所述第三伪栅极的延伸方向垂直或平行于所述第一鳍部和第二鳍部的延伸方向。6.如权利要求3所述的半导体结构，其特征在于，所述第一伪栅极和第二伪栅极的材料为多晶硅、多晶锗或多晶硅锗。7.如权利要求3所述的半导体结构，其特征在于，所述第一伪栅极和第二伪栅极延伸方向垂直于所述第一鳍部和第二鳍部的延伸方向。8.如权利要求3所述的半导体结构，其特征在于，还包括：覆盖所述第一鳍部和第二鳍部侧壁的介质层，所述第一连接区介质层中具有第一接触孔，所述第一接触孔底部暴露出所述第一鳍部顶部表面，所述第二连接区介质层中具有第二接触孔，所述第二接触孔底部暴露出所述第二鳍部顶部表面；所述第一插塞位于所述第一接触孔中，所述第二插塞位于所述第二接触孔中。9.如权利要求8所述的半导体结构，其特征在于，所述介质层还覆盖所述第三伪栅极、第一伪栅极和第二伪栅极顶部和侧壁表面。10.如权利要求2所述的半导体结构，其特征在于，还包括：位于所述器件区掺杂区上、所述第一鳍部之间衬底上以及所述第二鳍部之间衬底上的隔离结构；所述第三伪栅极位于所述隔离结构上。11.如权利要求1所述的半导体结构，其特征在于，所述器件区的掺杂区中具有掺杂离子，所述第一鳍部中具有第一掺杂离子，所述第二鳍部中具有第二掺杂离子；所述第一掺杂离子、第二掺杂离子和所述掺杂离子的导电类型相同。12.如权利要求1所述的半导体结构，其特征...

【专利技术属性】
技术研发人员：周飞，吴智华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31