高密度半导体结构制造技术

本发明专利技术公开一种高密度半导体结构，包括基板、位线以及第一存储单元组。位线设置于基板上且具有第一侧与第二侧，第二侧与第一侧相对。第一存储单元组包括第一晶体管、第一电容、第二晶体管及第二电容。第一晶体管设置于基板上且具有第一终端与第二终端，第一终端连接位线。第一电容连接第一晶体管的第二终端。第二晶体管设置于基板上且具有第三终端与第四终端，第三终端连接位线。第二电容连接第二晶体管的第四终端。第一电容与第二电容在垂直位线的延伸方向的方向上与位线分开，且第一电容与第二电容位于位线的第一侧。

【技术实现步骤摘要】
高密度半导体结构
本专利技术涉及一种半导体结构，且特别是涉及一种具有特别存储单元布线(layout)的高密度半导体结构。
技术介绍
随着半导体动态随机存取存储器(DynamicRandomAccessMemory,DRAM)装置的整合，已发展出适用于高度整合的存储单元阵列布线与结构。为了使动态随机存取存储器装置具有更高的密度，DRAM存储单元已成功地缩小至次微米级(submicron)的范围。然而，由于尺寸缩小，存储单元电容也缩小，可能降低信噪比(Signal-to-noiseratio,S/N)、提高刷新频率、装置错误等。因此，需要以最小量的空间密集地排列存储单元，以维持或增加特征间距(featurespacing)并减少硅表面积的使用。
技术实现思路
本专利技术的目的在于提供一种半导体结构，通过改变半导体结构晶体管的排列方式，可提供高密度的存储单元阵列。根据本专利技术的一方面，提出一种半导体结构，包括一基板、一位线以及一第一存储单元组。位线设置于基板上且具有一第一侧与一第二侧，第二侧与第一侧相对。第一存储单元组包括一第一晶体管、一第一电容、一第二晶体管及一第二电容。第一晶体管设置于基板上且具有一第一终端与一第二终端，第一终端连接位线。第一电容连接第一晶体管的第二终端。第二晶体管设置于基板上且具有一第三终端与一第四终端，第三终端连接位线。第二电容连接第二晶体管的第四终端。第一电容与第二电容在垂直于位线的延伸方向的一方向上与位线分开，且第一电容与第二电容位于位线的第一侧。为让本专利技术的上述内容能更明显易懂，下文举实施例，并配合所附附图，作详细说明如下：附图说明图1为本专利技术一实施例的半导体结构的俯视图；图2为本专利技术另一实施例的半导体结构的俯视图；图3为本专利技术又一实施例的半导体结构的俯视图。主要元件符号说明101、102、103：半导体结构1：第一存储单元组11：第一主动区域11-1：第一终端11-2：第二终端12：第二主动区域12-1：第三终端12-2：第四终端21：第一电容22：第二电容31：第一位线接垫θ1：第一主动区域与位线之间的夹角θ2：第二主动区域与位线之间的夹角2：第二存储单元组13：第三主动区域13-1：第五终端13-2：第六终端14：第四主动区域14-1：第七终端14-2：第八终端23：第三电容24：第四电容32：第二位线接垫60：六边形BL：位线BL_a：位线的第一侧BL_b：位线的第二侧WL1：第一字符线WL2：第二字符线WL3：第三字符线WL4：第四字符线WL5：第五字符线T1：第一晶体管T2：第二晶体管T3：第三晶体管T4：第四晶体管X、Y：座标轴具体实施方式以下是参照所附附图详细叙述本专利技术的实施态样。需注意的是，实施例所提出的结构和内容仅为举例说明之用，本专利技术欲保护的范围并非仅限于所述的态样。实施例中相同或类似的标号是用以标示相同或类似的部分。需注意的是，本专利技术并非显示出所有可能的实施例。可在不脱离本专利技术的精神和范围内对结构加以变化与修饰，以符合实际应用所需。因此，未于本专利技术提出的其他实施态样也可能可以应用。再者，附图是已简化以利清楚说明实施例的内容，附图上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和附图内容仅作叙述实施例之用，而非作为限缩本专利技术保护范围之用。图1为本专利技术一实施例的半导体结构101的俯视图。要注意的是，为了更清楚绘示半导体结构101某些元件之间的关系，可能会省略其他元件。如图1所示，半导体结构101包括一基板(未绘示)、一位线BL以及一第一存储单元组1。位线BL设置于基板上且具有一第一侧BL_a与一第二侧BL_b，第二侧BL_b与第一侧BL_a相对。第一存储单元组1包括一第一晶体管T1、一第一电容21、一第二晶体管T2及一第二电容22。第一晶体管T1设置于基板上且具有一第一终端11-1与一第二终端11-2，第一终端11-1连接位线BL。第一电容21连接第一晶体管T1的第二终端11-2。第二晶体管T2设置于基板上且具有一第三终端12-1与一第四终端12-2，第三终端12-1连接位线BL。第二电容22连接第二晶体管T2的第四终端12-2。在本实施例中，第一电容21与第二电容22在垂直于位线BL的延伸方向的一方向上与位线BL分开。此外，第一电容21与第二电容22皆位于位线BL的第一侧BL_a。也就是说，第一晶体管T1与第二晶体管T2的主动区域可为相连的状态，并呈现「ㄑ」字形。在一实施例中，半导体结构101可还包括一第一位线接垫31。第一位线接垫31设置于位线BL上，且第一晶体管T1的第一终端11-1与第二晶体管T2的第三终端12-1连接于第一位线接垫31。在本专利技术实施例中，半导体结构101可还包括多条字符线，在垂直于位线BL的延伸方向的方向上延伸。举例来说，多条字符线可沿着图1中的X方向延伸，且包括一第一字符线WL1及一第二字符线WL2。如图1所示，第一存储单元组1的主动区域可分为一第一主动区域11及一第二主动区域12，第一字符线WL1设置于第一主动区域11上，以定义第一晶体管T1。第二字符线WL2设置于第二主动区域12上，以定义第二晶体管T2。在图1所绘示的实施例中，位线BL在Y方向上延伸，而第一电容21与第二电容22在X方向上与位线BL分开。也就是说，第一主动区域11与位线BL之间可形成一夹角θ1。类似地，第二主动区域12与位线BL之间可形成一夹角θ2，在本实施例中，夹角θ1与夹角θ2可相同，但本专利技术并未限定于此。在某些实施例中，第一主动区域11与位线BL之间的夹角θ1可与第二主动区域12与位线BL之间的夹角θ2不同，端视设计需求而定。如图1所示，半导体结构101包括多条位线BL及多个第一存储单元组1。多条位线BL彼此平行，且在图1的X方向上排列。多个第一存储单元组1可构成多个六边形(例如标号60)排列，达到高密度存储单元阵列。多个第一存储单元组1所构成的六边形并非限定于正六边形(最密排列)，可视设计需求调整。此外，也可通过调整多个第一存储单元组1在X方向的距离，使位线BL不会受到第一电容21或第二电容22的影响。图2为本专利技术另一实施例的半导体结构102的俯视图。半导体结构102包括部分元件类似于半导体结构101的元件，这些元件将不再赘述。类似地，为了更清楚绘示半导体结构102某些元件之间的关系，可能会省略其他元件。如图2所示，半导体结构102包括一基板(未绘示)、一位线BL以及一第一存储单元组1。此外，半导体结构102还包括一第二存储单元组2。第二存储单元组2可在位线BL的延伸方向(即图2的Y方向)上，与第一存储单元组1交错排列。在本实施例中，第二存储单元组2包括一第三晶体管T3、一第三电容23、一第四晶体管T4及一第四电容24。第三晶体管T3设置于基板上且具有一第五终端13-1与一第六终端13-2，第五终端13-1连接位线BL。第三电容23连接第三晶体管T3的第六终端13-2。第四晶体管T4设置于基板上且具有一第七终端14-1与一第八终端14-2，第七终端14-1连接位线BL。第四电容24连接第四晶体管T4的第八终端14-2。类似地，第三电容23与第四电容24在垂直于位线BL的延伸方向的方向(即X方向)上与位线BL分开。在本实施例中，第三电容23与第四电容本文档来自技高网...

【技术保护点】
一种半导体结构，其特征在于，该半导体结构包括：基板；位线，设置于该基板上且具有第一侧与第二侧，该第二侧与该第一侧相对；以及第一存储单元组，包括：第一晶体管，设置于该基板上且具有第一终端与第二终端，该第一终端连接该位线；第一电容，连接该第一晶体管的该第二终端；第二晶体管，设置于该基板上且具有第三终端与第四终端，该第三终端连接该位线；及第二电容，连接该第二晶体管的该第四终端；其中该第一电容与该第二电容在垂直于该位线的延伸方向的一方向上与该位线分开，且该第一电容与该第二电容位于该位线的该第一侧。

【技术特征摘要】
1.一种半导体结构，其特征在于，该半导体结构包括：基板；位线，设置于该基板上且具有第一侧与第二侧，该第二侧与该第一侧相对；以及第一存储单元组，包括：第一晶体管，设置于该基板上且具有第一终端与第二终端，该第一终端连接该位线；第一电容，连接该第一晶体管的该第二终端；第二晶体管，设置于该基板上且具有第三终端与第四终端，该第三终端连接该位线；及第二电容，连接该第二晶体管的该第四终端；其中该第一电容与该第二电容在垂直于该位线的延伸方向的一方向上与该位线分开，且该第一电容与该第二电容位于该位线的该第一侧。2.如权利要求1所述的半导体结构，还包括：第一位线接垫，设置于该位线上；其中该第一晶体管的第一终端与该第二晶体管的第三终端连接于该第一位线接垫。3.如权利要求2所述的半导体结构，其中该第一存储单元组的主动区域分为第一主动区域及第二主动区域，且该半导体结构还包括：多条字符线，在垂直于该位线的延伸方向的该方向上延伸，且包括：第一字符线，设置于该第一主动区域上，以定义该第一晶体管；及第二字符线，设置于该第二主动区域上，以定义该第二晶体管。4.如权利要求3所述的半导体结构，还包括第二存储单元组，该第二存储单元组包括：第三晶体管，设置于该基板上且具有第五终端与第六终端，该第五终端连接该位线；第三电容，连接该第三晶体管的该第六终...

【专利技术属性】
技术研发人员：曾俊砚，龙镜丞，郭有策，黄俊宪，王淑如，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71