电阻式随机存取存储器及其制造方法技术

本发明专利技术公开一种电阻式随机存取存储器及其制造方法，该电阻式随机存取存储器包括基底、介电层与至少一存储单元串。介电层设置于基底上。存储单元串包括多个存储单元与至少一第一内连线结构。存储单元垂直相邻地设置于介电层中，且各存储单元包括第一导线、第二导线与可变电阻结构。第二导线设置于第一导线的一侧，且第二导线的上表面高于第一导线的上表面。可变电阻结构设置于第一导线与第二导线之间。在垂直相邻的存储单元中的可变电阻结构彼此隔离。第一内连线结构连接垂直相邻的第一导线。

【技术实现步骤摘要】

本专利技术涉及一种存储器及其制造方法，且特别是涉及一种电阻式随机存取存储器及其制造方法。
技术介绍
由于，非挥发性存储器具有数据在断电后也不会消失的优点，因此许多电器产品中必须具备此类存储器，以维持电器产品开机时的正常操作。目前，业界积极发展的一种非挥发性存储器元件是电阻式随机存取存储器(resistive random access memory，RRAM)，其具有写入操作电压低、写入抹除时间短、存储时间长、非破坏性读取、多状态存储、结构简单以及所需面积小等优点，因此在未来将可成为个人电脑和电子设备所广泛采用的非挥发性存储器元件之一。为了提升存储器的密度，目前业界提出一种高密度垂直排列的三维电阻式随机存取存储器(3D resistive random access memory，3D RRAM)。然而，目前的三维电阻式随机存取存储器通常需要进行深蚀刻制作工艺与深填孔制作工艺，因此无法直接与先进逻辑制作工艺进行整合。
技术实现思路
本专利技术的目的在于提供一种电阻式随机存取存储器及其制造方法，其可直接与先进逻辑制作工艺进行整合。为达上述目的，本专利技术提出一种电阻式随机存取存储器，包括基底、介电层与至少一存储单元串。介电层设置于基底上。存储单元串包括多个存储单元与至少一第一内连线结构。存储单元垂直相邻地设置于介电层中，且各存储单元包括第一导线、第二导线与可变电阻结构。第二导线设置于第一导线的一侧，且第二导线的上表面高于第一导线的上表面。可变电阻结构设置于第一导线与第二导线之间。在垂直相邻的存储单元中的可变电阻结构彼此
隔离。第一内连线结构连接垂直相邻的第一导线。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器中，内连线结构包括第一连接部与第二连接部。第一连接部电连接于垂直相邻的两条第一导线中位于下方的一者。第二连接部电连接于第一连接部以及垂直相邻的两条第一导线中位于上方的一者。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器中，第一连接部的形状例如是矩形或T形。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器中，第一导线与其下方的第二连接部例如是一体成型或是各自独立的构件。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器中，可变电阻结构可延伸至第二导线与介电层之间。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器中，当存储单元串为多串时，位于水平相邻的两条第二导线之间的两个存储单元可共用位于其间的第一导线。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器中，当存储单元串为多串时，位于水平相邻的两条第一导线之间的两个存储单元可共用位于其间的第二导线。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器中，还包括至少一晶体管，设置于基底上。晶体管的端子通过至少一第二内连线结构电连接于第一导线。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器中，当晶体管为多个时，还包括至少一隔离结构。隔离结构设置于基底中，且晶体管通过隔离结构而彼此隔离。本专利技术提出一种电阻式随机存取存储器的制造方法，包括下列步骤。在基底上形成介电层。在介电层中形成至少一存储单元串。存储单元串包括多个存储单元与至少一第一内连线结构。存储单元垂直相邻地设置于介电层中，且各存储单元包括第一导线、第二导线与可变电阻结构。第二导线设置于第一导线的一侧，且第二导线的上表面高于第一导线的上表面。可变电阻结构设置于第一导线与第二导线之间。在垂直相邻的存储单元中的可变电阻结构彼此隔离。第一内连线结构连接垂直相邻的第一导线。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器的制造方
法中，介电层的形成方法例如是化学气相沉积法。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，第一导线的形成方法例如是通过金属镶嵌法而形成或组合使用光刻制作工艺、蚀刻制作工艺与沉积制作工艺而形成。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，内连线结构包括第一连接部与第二连接部。第一连接部电连接于垂直相邻的两条第一导线中位于下方的一者。第二连接部电连接于第一连接部以及垂直相邻的两条第一导线中位于上方的一者。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，可变电阻结构、第二导线与第一连接部的形成方法包括下列步骤。在介电层中形成第一开口与第二开口。第一开口的一部分露出第一导线的侧壁，且第二开口暴露出第一导线的一部分。共形地于第一开口中形成可变电阻材料层。对可变电阻材料层进行回蚀刻制作工艺。形成填满第一开口与第二开口的导线材料层。移除第一开口与第二开口以外的导线材料层。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，第一连接部的形状例如是矩形或T形。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，当第一连接部的形状为矩形时，第一连接部的形成方法例如是单金属镶嵌法。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，当第一连接部的形状为T形时，第一连接部的形成方法例如是双金属镶嵌法。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，第一导线与其下方的第二连接部例如是以一体成型的方式形成或是分别独立形成。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，还包括于形成介电层之前，在基底上形成至少一晶体管。晶体管的端子通过至少一第二内连线结构电连接于第一导线。依照本专利技术的一实施例所述，在上述的电阻式随机存取存储器的制造方法中，当晶体管为多个时，还包括在基底中形成至少一隔离结构，且晶体管通过隔离结构而彼此隔离。基于上述，在本专利技术所提出的电阻式随机存取存储器及其制造方法中，由于在垂直相邻的存储单元中的可变电阻结构彼此隔离，垂直相邻的第一导线通过第一内连线结构进行连接，且第二导线的上表面高于第一导线的上表面，因此在电阻式随机存取存储器的制造过程中不需进行深蚀刻制作工艺与深填孔制作工艺，因此可直接与先进逻辑制作工艺(如，互补式金属氧化物半导体(CMOS)逻辑制作工艺)进行整合。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。附图说明图1为本专利技术的一实施例的电阻式随机存取存储器的立体图；图2A至图2F为图1的电阻式随机存取存储器的制造流程上视图；图3A至图3F为沿图1与图2中的I-I’剖面线的电阻式随机存取存储器的制造流程剖视图；图4为本专利技术的另一实施例的电阻式随机存取存储器的剖视图。符号说明10、10a：电阻式随机存取存储器100：基底101：隔离结构102：晶体管104：栅极106：栅介电层108、110：掺杂区112：间隙壁114：掺杂延伸区116、124、132、136、144、166：介电层118、120、122、126、128、130、134：导体层138：源极线140、158、158a：连接部142、156：导线143、164：内连线结构146、148：开口150：可变电阻材料层152：可变电阻结构154：导线材料层160：存储单元162：存储单元串具体实施方式图1所绘示为本专利技术的一实施例的电阻式随机存取存储器的立体图。在图1中，为了清本文档来自技高网...

【技术保护点】
一种电阻式随机存取存储器，包括：基底；介电层，设置于该基底上；以及至少一存储单元串，包括：多个存储单元，其中该些存储单元垂直相邻地设置于该介电层中，且各该存储单元包括：第一导线；第二导线，设置于该第一导线的一侧，且该第二导线的上表面高于该第一导线的上表面；以及可变电阻结构，设置于该第一导线与该第二导线之间，其中在垂直相邻的该些存储单元中的该些可变电阻结构彼此隔离；以及至少一第一内连线结构，连接垂直相邻的该些第一导线。

【技术特征摘要】
2014.12.31 TW 1031465391.一种电阻式随机存取存储器，包括：基底；介电层，设置于该基底上；以及至少一存储单元串，包括：多个存储单元，其中该些存储单元垂直相邻地设置于该介电层中，且各该存储单元包括：第一导线；第二导线，设置于该第一导线的一侧，且该第二导线的上表面高于该第一导线的上表面；以及可变电阻结构，设置于该第一导线与该第二导线之间，其中在垂直相邻的该些存储单元中的该些可变电阻结构彼此隔离；以及至少一第一内连线结构，连接垂直相邻的该些第一导线。2.如权利要求1所述的电阻式随机存取存储器，其中该至少一内连线结构包括：第一连接部，电连接于垂直相邻的两条第一导线中位于下方的一者；以及第二连接部，电连接于该第一连接部以及垂直相邻的两条第一导线中位于上方的一者。3.如权利要求1所述的电阻式随机存取存储器，其中该第一连接部的形状包括矩形或T形。4.如权利要求1所述的电阻式随机存取存储器，其中各该第一导线与其下方的该第二连接部为一体成型或为各自独立的构件。5.如权利要求1所述的电阻式随机存取存储器，其中各该可变电阻结构延伸至各该第二导线与该介电层之间。6.如权利要求1所述的电阻式随机存取存储器，其中当该至少一存储单元串为多串时，位于水平相邻的两条第二导线之间的两个存储单元共用位于其间的该第一导线。7.如权利要求1所述的电阻式随机存取存储器，其中当该至少一存储单
\t元串为多串时，位于水平相邻的两条第一导线之间的两个存储单元共用位于其间的该第二导线。8.如权利要求1所述的电阻式随机存取存储器，还包括至少一晶体管，设置于该基底上，且该至少一晶体管的一端子通过至少一第二内连线结构电连接于该些第一导线。9.如权利要求8所述的电阻式随机存取存储器，其中当该至少一晶体管为多个时，还包括至少一隔离结构，设置于该基底中，且该些晶体管通过该至少一隔离结构而彼此隔离。10.一种电阻式随机存取存储器的制造方法，包括：在一基底上形成一介电层；以及在该介电层中形成至少一存储单元串，该至少一存储单元串包括：多个存储单元，其中该些存储单元垂直相邻地设置于该介电层中，且各该存储单元包括：第一导线；第二导线，设置于该第一导线的一侧，且该第二导线的上表面高于该第一导线的上表面；以及...

【专利技术属性】
技术研发人员：徐懋腾，黄丘宗，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾;71