非易失性存储器装置以及数据操作方法制造方法及图纸

非易失性存储器装置以及数据操作方法。一种非易失性存储器装置，包括：存储器单元阵列和行解码器电路。在将第一预脉冲施加到连接到第一虚拟存储器单元的第一虚拟字线之后，在将第二预脉冲施加到连接到第二虚拟存储器单元的第二虚拟字线之后，行解码器电路导通选择的存储器块的多个单元串的存储器单元。

Nonvolatile memory devices and data manipulation methods

Nonvolatile memory devices and data manipulation methods. A nonvolatile memory device consists of a memory cell array and a row decoder circuit. After the first pre pulse is applied to the first word line is connected to the first virtual virtual memory unit, after the second pre pulse is applied to the second word line second is connected to the virtual virtual memory unit, memory unit, a plurality of unit blocks of memory on the row decoder circuit selection.

【技术实现步骤摘要】
非易失性存储器装置以及数据操作方法本申请要求于2016年8月22日提交到韩国知识产权局的第10-2016-0106284号韩国专利申请的优先权以及于2017年8月21日提交的第15/681,479号美国专利申请的优先权，所述专利申请的全部内容通过引用合并于此。
在此描述的本专利技术构思的实施例涉及一种半导体存储器，具体地，涉及非易失性存储器装置、包括非易失性存储器装置的存储装置以及非易失性存储器装置的读取方法。
技术介绍
存储装置是指在主机装置(诸如，计算机、智能电话和智能平板)的控制下存储数据的装置。存储装置包括在磁盘上存储数据的装置(诸如，硬盘驱动器(HDD))以及将数据存储在半导体存储器中的装置，特别是非易失性存储器(诸如，固态驱动器(SSD)或内存卡)。只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器装置、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)都是不同类型的非易失性存储器的示例。随着半导体制造技术的发展，存储装置的集成度及其体积不断增加。存储装置的高集成度使得可以降低制造存储装置所需的成本。然而，存储装置的高集成度导致存储装置的缩小和结构变化，从而出现各种新的问题。由于这些问题可能会对存储装置中存储的数据造成损害，因此可能会降低存储装置的可靠性。需要能够提高存储装置的可靠性的方法和装置。
技术实现思路
本专利技术构思的实施例提供一种可提供提高的可靠性的非易失性存储器装置、包括非易失性存储器装置的存储装置以及非易失性存储器装置的读取方法。本专利技术构思实施例的一方面旨在提供一种非易失性存储器装置，所述非易失性存储器装置包括至少一个存储器块和行解码器电路。存储器块至少包括第一存储器块，第一存储器块包含以与基底垂直堆叠的行和列布置的多个单元串，其中，单元串包括连接到串选择线(SSL)的串选择晶体管(SST)、连接到地选择线(GSL)的地选择晶体管(GST)、连接到字线的多个非易失性存储器单元以及连接到第一虚拟字线的第一虚拟存储器单元和连接到第二虚拟字线的第二虚拟存储器单元。行解码器电路被配置为在数据读取操作期间，将电压波形施加到SSL、GSL、字线以及第一虚拟字线和第二虚拟字线，包括：将串线选择电压施加到针对选择的单元串的选择的SSL，以导通选择的单元串的选择的SST；将地线选择电压施加到针对选择的单元串的选择的GSL，以导通选择的单元串的选择的GST；将读取通过电压施加到未选择的非易失性存储器单元的未选择的字线，以导通选择的单元串的未选择的非易失性存储器单元；将读取选择电压施加到选择的非易失性存储器单元的选择的字线，以从选择的非易失性存储器单元读取数据；将SSL预脉冲施加到未选择的单元串的SSL，然后施加未选择的SSL电压，以截止未选择的单元串的SST；将GSL预脉冲施加到未选择的单元串的GSL，然后施加未选择的GSL电压，以截止未选择的单元串的GST；将第一虚拟字线预脉冲施加到第一虚拟字线，使得第一虚拟存储器单元导通然后截止，并随后将第一虚拟字线电压施加到第一虚拟字线，以再次导通第一虚拟单元；将第二虚拟字线预脉冲施加到第二虚拟字线，使得第二虚拟存储器单元导通然后截止，并随后将第二虚拟字线电压施加到第二虚拟字线，以再次导通第二虚拟单元。在实施例中，施加第一虚拟字线预脉冲和第二虚拟字线预脉冲，使得第一虚拟单元和第二虚拟单元在彼此大致相同的时间截止。在实施例中，在SSL预脉冲的结束和GSL预脉冲的结束之前，施加第一虚拟字线预脉冲和第二虚拟字线预脉冲。在实施例中，所述非易失性存储器装置包括：电压生成器；第一虚拟字线通过晶体管，连接在电压生成器与第一虚拟字线之间，以响应于施加到第一虚拟字线通过晶体管的控制端的第一虚拟字线通过晶体管控制脉冲而将第一虚拟字线预脉冲施加到第一虚拟字线；第二虚拟字线通过晶体管，连接在电压生成器与第二虚拟字线之间，以响应于施加到第二虚拟字线通过晶体管的控制端的第二虚拟字线通过晶体管控制脉冲而将第二虚拟字线预脉冲施加到第二虚拟字线，其中，第二虚拟字线通过晶体管控制脉冲的持续时间小于第一虚拟字线通过晶体管控制脉冲的持续时间。在实施例中，第二虚拟字线通过晶体管控制脉冲在第一虚拟字线通过晶体管控制脉冲结束之前结束，其中，第二虚拟字线预脉冲的恢复时间大于第一个虚拟字线预脉冲的恢复时间。本专利技术构思的实施例的另一方面旨在提供一种非易失性存储器装置，所述非易失性存储器装置包括至少一个存储器块和行解码器电路。存储器块至少包括第一存储器块，第一存储器块包含以与基底垂直堆叠的行和列布置的多个单元串，其中，单元串包括连接到串选择线(SSL)的串选择晶体管(SST)、连接到地选择线(GSL)的地选择晶体管(GST)、连接到字线的多个非易失性存储器单元以及连接到第一虚拟字线的第一虚拟存储器单元和连接到第二虚拟字线的第二虚拟存储器单元。行解码器电路被配置为在数据读取操作期间，将电压波形施加到SSL、GSL、字线以及第一虚拟字线和第二虚拟字线，包括：将串线选择电压施加到针对选择的单元串的选择的SSL，以导通选择的单元串的选择的SST；将地线选择电压施加到针对选择的单元串的选择的GSL，以导通选择的单元串的选择的GST；将读取通过电压施加到未选择的非易失性存储器单元的未选择的字线，以导通选择的单元串的未选择的非易失性存储器单元；将读取选择电压施加到选择的非易失性存储器单元的选择的字线，以从选择的非易失性存储器单元读取数据；将SSL预脉冲施加到未选择的单元串的SSL，然后施加未选择的SSL电压，以截止未选择的单元串的SST；将GSL预脉冲施加到未选择的单元串的GSL，然后施加未选择的GSL电压，以截止未选择的单元串的GST；将第一虚拟字线预脉冲施加到第一虚拟字线，使得第一虚拟存储器单元导通然后截止，并随后将第一虚拟字线电压施加到第一虚拟字线，以再次导通第一虚拟单元；将第二虚拟字线预脉冲施加到第二虚拟字线，使得第二虚拟存储器单元导通然后截止，并随后将第一虚拟字线电压施加到第一虚拟字线，以再次导通第一虚拟单元。其中，行解码器电路还被配置为：在数据读取操作结束时，将正恢复电压施加到字线和第一虚拟字线和第二虚拟字线。本专利技术构思的实施例的另一方面旨在提供一种针对非易失性存储器装置执行数据操作的方法，所述非易失性存储器装置包括：至少一个存储器块，存储器块包括以与基底垂直堆叠的行和列布置的多个单元串，其中，单元串包括连接到串选择线(SSL)的串选择晶体管(SST)、连接到地选择线(GSL)的地选择晶体管(GST)、连接到字线的多个非易失性存储器单元以及连接到第一虚拟字线和第二虚拟字线的第一虚拟存储器单元和第二虚拟存储器单元。所述方法包括：将串线选择电压施加到针对选择的单元串的选择的SSL，以导通选择的单元串的选择的SST；将地线选择电压施加到针对选择的单元串的选择的GSL，以导通选择的单元串的选择的GST；将读取通过电压施加到未选择的非易失性存储器单元的未选择的字线，以导通选择的单元串的未选择的非易失性存储器单元；将读取选择电压施加到选择的非易失性存储器单元的选择的字线，以从选择的非易失性存储器单元读本文档来自技高网...

【技术保护点】
一种非易失性存储器装置，包括：至少包括第一存储器块的至少一个存储器块，第一存储器块包含以与基底垂直堆叠的行和列布置的多个单元串，其中，单元串包括连接到串选择线的串选择晶体管、连接到地选择线的地选择晶体管、连接到字线的多个非易失性存储器单元、连接到第一虚拟字线的第一虚拟存储器单元和连接到第二虚拟字线的第二虚拟存储器单元；行解码器电路，被配置为：在数据读取操作期间，将电压波形施加到串选择线、地选择线、字线以及第一虚拟字线和第二虚拟字线，包括：将串线选择电压施加到针对选择的单元串的选择的串选择线，以导通选择的单元串的串选择晶体管；将地线选择电压施加到针对选择的单元串的选择的地选择线，以导通选择的单元串的地选择晶体管；将读取通过电压施加到未选择的非易失性存储器单元的未选择的字线，以导通选择的单元串的未选择的非易失性存储器单元；将读取选择电压施加到选择的非易失性存储器单元的选择的字线，以从选择的非易失性存储器单元读取数据；将串选择线预脉冲施加到未选择的单元串的串选择线，然后施加未选择的串选择线电压，以截止未选择的单元串的串选择晶体管；将地选择线预脉冲施加到未选择的单元串的地选择线，然后施加未选择的地选择线电压，以截止未选择的单元串的地选择晶体管；将第一虚拟字线预脉冲施加到第一虚拟字线使得第一虚拟存储器单元导通然后截止，并随后将第一虚拟字线电压施加到第一虚拟字线，以再次导通第一虚拟单元；将第二虚拟字线预脉冲施加到第二虚拟字线使得第二虚拟存储器单元导通然后截止，并随后将第二虚拟字线电压施加到第二虚拟字线，以再次导通第二虚拟单元。...

【技术特征摘要】
2016.08.22 KR 10-2016-0106284;2017.08.21 US 15/6811.一种非易失性存储器装置，包括：至少包括第一存储器块的至少一个存储器块，第一存储器块包含以与基底垂直堆叠的行和列布置的多个单元串，其中，单元串包括连接到串选择线的串选择晶体管、连接到地选择线的地选择晶体管、连接到字线的多个非易失性存储器单元、连接到第一虚拟字线的第一虚拟存储器单元和连接到第二虚拟字线的第二虚拟存储器单元；行解码器电路，被配置为：在数据读取操作期间，将电压波形施加到串选择线、地选择线、字线以及第一虚拟字线和第二虚拟字线，包括：将串线选择电压施加到针对选择的单元串的选择的串选择线，以导通选择的单元串的串选择晶体管；将地线选择电压施加到针对选择的单元串的选择的地选择线，以导通选择的单元串的地选择晶体管；将读取通过电压施加到未选择的非易失性存储器单元的未选择的字线，以导通选择的单元串的未选择的非易失性存储器单元；将读取选择电压施加到选择的非易失性存储器单元的选择的字线，以从选择的非易失性存储器单元读取数据；将串选择线预脉冲施加到未选择的单元串的串选择线，然后施加未选择的串选择线电压，以截止未选择的单元串的串选择晶体管；将地选择线预脉冲施加到未选择的单元串的地选择线，然后施加未选择的地选择线电压，以截止未选择的单元串的地选择晶体管；将第一虚拟字线预脉冲施加到第一虚拟字线使得第一虚拟存储器单元导通然后截止，并随后将第一虚拟字线电压施加到第一虚拟字线，以再次导通第一虚拟单元；将第二虚拟字线预脉冲施加到第二虚拟字线使得第二虚拟存储器单元导通然后截止，并随后将第二虚拟字线电压施加到第二虚拟字线，以再次导通第二虚拟单元。2.根据权利要求1所述的非易失性存储器装置，其中，施加第一虚拟字线预脉冲和第二虚拟字线预脉冲，使得第一虚拟单元和第二虚拟单元在彼此大致相同的时间截止。3.根据权利要求2所述的非易失性存储器装置，其中，在串选择线预脉冲的结束和地选择线预脉冲的结束之前，施加第一虚拟字线预脉冲和第二虚拟字线预脉冲。4.根据权利要求1所述的非易失性存储器装置，其中，第一虚拟存储器单元被布置为与地选择晶体管相邻，第二虚拟存储器单元被布置为与串选择晶体管相邻。5.根据权利要求4所述的非易失性存储器装置，还包括：电压生成器；第一虚拟字线通过晶体管，连接在电压生成器与第一虚拟字线之间，以响应于施加到第一虚拟字线通过晶体管的控制端的第一虚拟字线通过晶体管控制脉冲而将第一虚拟字线预脉冲施加到第一虚拟字线；第二虚拟字线通过晶体管，连接在电压生成器与第二虚拟字线之间，以响应于施加到第二虚拟字线通过晶体管的控制端的第二虚拟字线通过晶体管控制脉冲而将第二虚拟字线预脉冲施加到第二虚拟字线，其中，第二虚拟字线通过晶体管控制脉冲的持续时间小于第一虚拟字线通过晶体管控制脉冲的持续时间。6.根据权利要求5所述的非易失性存储器装置，其中，第二虚拟字线通过晶体管控制脉冲在第一虚拟字线通过晶体管控制脉冲结束的时间之前结束，其中，第二虚拟字线预脉冲的恢复时间大于第一个虚拟字线预脉冲的恢复时间。7.根据权利要求6所述的非易失性存储器装置，其中，第一虚拟字线通过晶体管控制脉冲和第二虚拟字线通过晶体管控制脉冲在彼此大致相同的时间开始。8.根据权利要求6所述的非易失性存储器装置，其中，第二虚拟字线预脉冲的恢复时间随着温度的升高而减少。9.根据权利要求6所述的非易失性存储器装置，其中，第二虚拟字线预脉冲的幅度随着温度的升高而减小。10.根据权利要求6所述的非易失性存储器装置，其中，第二虚拟字线预脉冲的恢复时间随着读取通过电压的增加而增加。11.根据权利要求6所述的非易失性存储器装置，其中，第二虚拟字线预脉冲的幅度随着读取通过电压的增加而增大。12.根据权利要求5所述的非易失性存储器装置，其中，所述单元串中的至少一个单元串包括沿与基底垂直的方向延伸的柱，其中，所述柱的直径在离基底最远的一端比离基底最近的一端更大。13.根据权利要求1所述的非易失性存储器装置，其中，第一虚拟字线电压小于未选择的串选择线电压，未选择的串选择线电压小于或等于未选择的地选择线电压，未选择的地选择线电压小于或等于读取通过电压。14.根据权利要求1所述的非易失性存储器装置，其中，第一虚拟字线预脉冲的持续时间和第二虚拟字线预脉冲的持续时间均小于串选择线预脉冲的持续时间和地选择线预脉冲的持续时间。15.一种非易失性存储器装置，包括：至少包括第一存储器块的至少一个存储器块，第一存储器块包含以与基底垂直堆叠的行和列布置的多个单元串，其中，单元串包括连接到串选择线的串选择晶体管、连接到地选择线的地选择晶体管、连接到字线的多个非易失性存储器单元、连接到第一虚拟字线的第一虚拟存储器单元和连接到第二虚拟字线的第二虚拟存储器单元；行解码器电路，被配置为：在数据读取操作期间，将电压波形施加到串选择线、地选择线、字线以及第一虚拟字线和第二虚拟字线，包括：将串线选择电压施加到针对选择的单元串的选择的串选择线，以导通选择的单元串的串选择晶体管；将地线选择电压施加到针对选择的单元串的选择的地选...

【专利技术属性】
技术研发人员：南尚完，边大锡，尹治元，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR