半导体存储装置制造方法及图纸

本发明专利技术的实施方式提供一种半导体存储装置，能够将字线的充放电提速而快速地将字线设定为所期望的电压。实施方式的半导体存储装置具备连接于存储单元的字线(WL)以及对字线(WL)施加电压的驱动器(114)。驱动器(114)在使具有第1电压的字线(WL)转变为第2电压的情况下，对字线(WL)施加比所述第2电压高第3电压的电压或比所述第2电压低第3电压的电压中的任一第4电压，所述第3电压根据所述第1电压与所述第2电压的电压差变化。

Semiconductor storage device

The method of implementation of the invention provides a semiconductor storage device that can speed up the charge and discharge of a word line and quickly set the word line as the desired voltage. A semiconductor storage device implemented in a manner is equipped with a word line (WL) connected to a storage unit and a driver (114) that applies a voltage to a word line (WL). Drive (114) in the word line has first voltage (WL) into second voltage, applied to a word line (WL) than the second voltage high voltage 3 voltage or voltage than any fourth of the second low voltage third voltage of the third voltage according to the voltage the first voltage and the second voltage difference.

【技术实现步骤摘要】
半导体存储装置[相关申请]本申请享有以日本专利申请2016-108783号(申请日：2016年5月31日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
实施方式涉及一种半导体存储装置。
技术介绍
作为半导体存储装置，已知有NAND(NotAND，与非)型闪存。
技术实现思路
本专利技术的实施方式提供一种半导体存储装置，能够将字线的充放电提速而快速地将字线设定为所期望的电压。实施方式的半导体存储装置具备连接于存储单元的字线以及对所述字线施加电压的驱动器，所述驱动器在使具有第1电压的所述字线转变为第2电压的情况下，对所述字线施加比所述第2电压高第3电压的电压或比所述第2电压低第3电压的电压中的任一第4电压，所述第3电压根据所述第1电压与所述第2电压的电压差变化。附图说明图1是表示实施方式的半导体存储装置与包含该半导体存储装置的存储器系统的构成的框图。图2是表示实施方式的半导体存储装置的整体构成的框图。图3是实施方式的半导体存储装置中的区块的电路图。图4是实施方式的半导体存储装置中的存储单元阵列的剖视图。图5是表示实施方式的半导体存储装置中的存储单元晶体管能够获取的数本文档来自技高网...

【技术保护点】
一种半导体存储装置，其特征在于具备：字线，连接于存储单元；以及驱动器，对所述字线施加电压；且所述驱动器在使具有第1电压的所述字线转变为第2电压的情况下，对所述字线施加比所述第2电压高第3电压的电压或比所述第2电压低第3电压的电压中的任一第4电压，所述第3电压根据所述第1电压与所述第2电压的电压差变化。

【技术特征摘要】
2016.05.31 JP 2016-1087831.一种半导体存储装置，其特征在于具备：字线，连接于存储单元；以及驱动器，对所述字线施加电压；且所述驱动器在使具有第1电压的所述字线转变为第2电压的情况下，对所述字线施加比所述第2电压高第3电压的电压或比所述第2电压低第3电压的电压中的任一第4电压，所述第3电压根据所述第1电压与所述第2电压的电压差变化。2.根据权利要求1所述的半导体存储装置，其特征在于：所述第3电压为所述电压差的1/2或1/4、1/8的任一电压。3.一种半导体存储装置，其特征在于具备：字线，连接于存储单元；以及驱动器，对所述字线施加电压；且所述驱动器在使具有第1电压的所述字线转变为第2电压的情况下，在根据所述第1电压与所...

【专利技术属性】
技术研发人员：伊达浩己，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP