非易失性半导体存储装置及其字线的驱动方法制造方法及图纸

本发明专利技术提供一种非易失性半导体存储装置及其字线的驱动方法。本发明专利技术的闪速存储器包括：存储单元阵列，包含多个区块；以及区块选择部(200)，基于行地址信息来选择存储单元阵列的区块。区块选择部(200)包含：区块选择晶体管(230)，连接于区块的各字线；电平移位器(210)，对连接于区块选择晶体管(230)的各栅极的节点(N2)供给电压；升压电路(220)，对节点(N2)的电位进行升压；以及电压供给部，对区块选择晶体管的其中一个端子供给动作电压。节点(N2)在通过来自电压供给部的动作电压来进行第1增压后，通过升压电路(220)来进行第2增压。

【技术实现步骤摘要】
非易失性半导体存储装置及其字线的驱动方法
本专利技术涉及一种闪速存储器(flashmemory)等非易失性半导体存储装置的字线(wordline)驱动方式。
技术介绍
在与非(NAND)型或者或非(NOR)型闪速存储器等中，数据的读出、编程(program)、擦除动作时需要高电压。通常，在闪速存储器中，从外部供给低电源电压，将供给的电压通过电荷泵(chargepump)进行升压，利用经升压的电压来生成编程电压或擦除电压。若字线解码器(wordlinedecoder)具备电荷泵，则会因电容器的专有面积而导致字线解码器变大。因此，专利文献1公开了一种省略了电荷泵而减小了布局(layout)面积的字线解码器。该字线解码器通过对用于使字线使能(enable)的字线使能信号进行自增压(selfboost)，从而抑制字线驱动电压的下降。[现有技术文献][专利文献][专利文献1]日本专利特开2002-197882号公报[专利技术所要解决的问题]闪速存储器中的读出或编程通常是以页面(page)为单位来进行。字线选择电路通过对行地址进行解码，从而从存储单元阵列中选择区块，并选择所选择的区块内的字线。图1表示字线选择电路的区块选择动作。经电荷泵电路10升压的电压Vpp被供给至电平移位器(levelshifter)20，电平移位器20响应行地址的解码结果即区块选择信号BLKSEL而输出一输出信号BDRV。电平移位器20的输出信号BDRV被共连接至区块选择晶体管30的栅极(gate)，区块选择晶体管30响应输出信号BDRV，将从电压供给部40供给的电压供给至选择区块50的各字线WL0～WL31、选择栅极线SGD、SGS。例如，在进行编程动作时，电压供给部40对选择区块的各字线供给中间电压(例如10V)，继而对选择字线供给编程电压(例如25V)，对非选择字线供给中间电压(例如10V)，对选择栅极线SGD供给驱动电压(例如Vcc电压或5V等)，对选择栅极线SGS供给0V。而且，通过页面缓冲器(pagebuffer)/读出电路，将与数据“0”或“1”相应的电位供给至位线GBL。另一方面，电平移位器20必须考虑到区块选择晶体管30的阈值量的电压下降及区块选择晶体管30导通时的来自源极(source)的背栅(backgate)偏压效果，而供给使输出信号BDRV的电压为高于编程电压的电压(例如31V)的输出信号BDRV，以免编程电压下降。因此，电荷泵电路10必须生成至少31V的升压电压Vpp。为了通过电荷泵电路10来生成高电压(例如31V)，必须增加电荷泵的级数。尤其，若对存储器芯片供给的外部电源为低电压，则级数亦要相应地增加。但是，若电荷泵电路10的级数增加，则升压效率会下降，因此会产生功耗变大的问题和电荷泵电路10的占用面积变大的问题。
技术实现思路
本专利技术的目的在于，解决此种以往的问题，提供一种实现省空间化、省电力化的非易失性半导体存储装置。[解决问题的手段]本专利技术的非易失性半导体存储装置包括：存储单元阵列，包含多个区块；以及区块选择部件，基于行地址信息来选择所述存储单元阵列的区块，所述区块选择部件包含：多个选择晶体管，连接于区块的各字线；第1电路，对连接于所述多个选择晶体管的各栅极的连接节点进行充电；第2电路，连接于第1电路，对所述连接节点的电压进行升压；以及供给部件，对所述多个选择晶体管的其中一个端子供给动作电压，所述连接节点通过由所述供给部件所供给的动作电压来进行第1增压后，通过第2电路来进行第2增压。优选的是，第2电路包含连接于所述连接节点的电容器，第2电路将从第1电路输出的电压供给至所述电容器。优选的是，第2电路包含与第1电路之间所连接的第1晶体管，当第1晶体管被设为导通状态时，从第1电路输出的电压经由第1晶体管而供给至所述电容器。优选的是，第2电路包含与第1电路之间所连接的第2晶体管，当第2晶体管被设为导通状态时，从第1电路输出的电压经由第2晶体管而被充电至所述连接节点。优选的是，第1电路包含电平移位器，所述电平移位器基于从电荷泵电路供给的高电压来输出第1电压。优选的是，所述存储单元阵列包含m行×n列的区块(m、n为2以上的整数)，所述第1电路由一个行的区块所共用。优选的是，所述多个区块各自包含第2电路。优选的是，进行第1增压时的所述动作电压是用于使与非串能够导通的中间电压。优选的是，所述供给部件在所述中间电压的供给后对选择字线供给编程电压，编程电压是经由进行第2增压的选择晶体管而供给至选择字线。本专利技术的非易失性半导体存储装置中的字线的驱动方法包括下述步骤：响应行地址信息，将第1电压充电至用于选择存储单元阵列的区块的多个区块选择晶体管的各栅极，通过对所述多个区块选择晶体管的其中一个端子供给各字线所要求的动作电压，从而将所述各栅极的第1电压升压至第2电压，通过对连接于所述各栅极的电容器供给电压，从而经由所述电容器来将第2电压升压至第3电压。优选的是，对所述电容器供给的电压为所述第1电压。优选的是，所述动作电压为用于使与非串能够导通的中间电压。优选的是，第1电压是通过从电荷泵电路供给高电压的电平移位器进行充电，从第2电压向第3电压的升压是通过利用从所述电平移位器输出的电压的升压电路来进行。[专利技术的效果]根据本专利技术，使连接于字线的选择晶体管的栅极电压以两阶段来升压，因此能够降低对选择晶体管的栅极进行充电的电压。其结果，能够使通过电荷泵等升压电路而生成的高电压比以往小，从而能够实现升压电路的专有面积及功耗的削减。附图说明图1是对以往的字线选择电路的动作进行说明的图。图2是表示本专利技术的第1实施例的闪速存储器的结构的图。图3是表示本专利技术的第1实施例的存储单元阵列的与非串的结构的电路图。图4是表示本专利技术的第1实施例的字线选择电路的结构的图。图5是对本专利技术的第1实施例的字线选择电路的动作进行说明的波形图。图6是表示本专利技术的第1实施例的存储单元阵列的区块与区块选择部的关系的布局图。图7是表示本专利技术的第2实施例的存储单元阵列的区块与电平移位器的关系的布局图。图8是对本专利技术的第2实施例的所选择的区块的字线的驱动方法进行说明的图。附图标记说明10：电荷泵电路20、210、210_0～210_127：电平移位器30：区块选择晶体管40、300：电压供给部50：选择区块100：闪速存储器110：存储单元阵列120：输入/输出缓冲器130：地址寄存器140：控制部150：字线选择电路160：页面缓冲器/读出电路170：列选择电路180：内部电压产生电路200、200_0～200_1023：区块选择部220、220_0、220_7：升压电路230、230_0、230_7：区块选择晶体管Ax：行地址信息Ay：列地址信息BDRV：输出信号BLK(0)、BLK(1)、…、BLK(m-1)：存储区块BLKSEL：区块选择信号bst、N1、N2、N3、N4：节点C1、C2：电容耦合Cb：电容器GBL0、GBL1、GBLn-1、GBLn：位线G_SGD、G_WL31～G_WL0、G_SGS：全局信号线MC0～MC31：存储单元NU：与非串单元PASSVOLT、PASSVOUT：电压PSV、Vpp：高电压Q1、Q2、Q3、Q4：晶体管SGD、SGS：选择栅极线S本文档来自技高网...

【技术保护点】
一种非易失性半导体存储装置，其特征在于，包括：存储单元阵列，包含多个区块；以及区块选择部件，基于行地址信息来选择所述存储单元阵列的区块，所述区块选择部件包含：多个选择晶体管，连接于区块的各字线；第1电路，对连接于所述多个选择晶体管的各栅极的连接节点进行充电；第2电路，连接于所述第1电路，对所述连接节点的电压进行升压；以及供给部件，对所述多个选择晶体管的其中一个端子供给动作电压，所述连接节点通过由所述供给部件所供给的所述动作电压来进行第1增压后，通过所述第2电路来进行第2增压。

【技术特征摘要】
2016.06.20 JP 2016-1213591.一种非易失性半导体存储装置，其特征在于，包括：存储单元阵列，包含多个区块；以及区块选择部件，基于行地址信息来选择所述存储单元阵列的区块，所述区块选择部件包含：多个选择晶体管，连接于区块的各字线；第1电路，对连接于所述多个选择晶体管的各栅极的连接节点进行充电；第2电路，连接于所述第1电路，对所述连接节点的电压进行升压；以及供给部件，对所述多个选择晶体管的其中一个端子供给动作电压，所述连接节点通过由所述供给部件所供给的所述动作电压来进行第1增压后，通过所述第2电路来进行第2增压。2.根据权利要求1所述的非易失性半导体存储装置，其特征在于，所述第2电路包含连接于所述连接节点的电容器，所述第2电路将从所述第1电路输出的电压供给至所述电容器。3.根据权利要求2所述的非易失性半导体存储装置，其特征在于，所述第2电路包含与所述第1电路之间所连接的第1晶体管，当所述第1晶体管被设为导通状态时，从所述第1电路输出的电压经由所述第1晶体管而供给至所述电容器的其中一个电极。4.根据权利要求3所述的非易失性半导体存储装置，其特征在于，通过多次进行切换所述第1晶体管的导通/断开，从而多次反复进行所述电容器的其中一个电极的充放电，由此来多次进行所述连接节点的升压。5.根据权利要求1至4中任一项所述的非易失性半导体存储装置，其特征在于，所述第2电路包含与所述第1电路之间所连接的第2晶体管，当所述第2晶体管被设为导通状态时，从所述第1电路输出的电压经由所述第2晶体管而被充电至所述连接节点。6.根据权利要求1至4中任一项所述...

【专利技术属性】
技术研发人员：村上洋树，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71