存储器控制器、数据存储装置和存储器控制方法制造方法及图纸

为了以更高的速度写入数据并且抑制非易失性存储器的劣化，在页利用率R小于阈值Rth1的情况下和在写入数据是高频率重写数据的情况下将写入数据存储至ReRAM中。此外，在ReRAM的空闲空间Semp2小于阈值Sth的情况下(步骤S110)，如果ReRAM数据是低频率重写数据并且在将对象数据存储至闪速存储器(22)中的情况下的页利用率R大于或等于阈值Rth3(步骤S120、S130)，从ReRAM读出转移列表中所存储的N个逻辑页地址中所包含的逻辑扇区中的数据，并写入闪速存储器(步骤S140-S160)。通过这种方式，能够以更高的速度写入数据并且抑制非易失性存储器的劣化。

【技术实现步骤摘要】
【国外来华专利技术】存储器控制器、数据存储装置和存储器控制方法本专利技术要求在2012年9月19日提交的日本专利申请号2012-205664的优先权，通过引用将该专利的全部公开内容包含于此。
本专利技术涉及一种存储器控制器、数据存储装置和存储器控制方法，并且更具体地，涉及对第一存储器和第二存储器进行控制的存储器控制器、包括这样的存储器控制器的数据存储装置、以及用于对第一存储器和第二存储器进行控制的存储器控制方法。第一存储器是被配置为通过如下的写入操作来写入数据的非易失性存储器，其中，在该写入操作中，以包括多个扇区的页为单位读出数据，与读出的数据中的写入数据相对应的扇区被写入数据覆盖，然后以页为单位写入数据。与第一存储器相比，第二存储器是被配置为允许进行更快地数据写入的非易失性随机存取存储器。
技术介绍
传统上提出的这种类型的存储器控制器对铁电随机存取存储器(FeRAM)和硬盘驱动器(HDD)进行控制，以使得可以将来自个人计算机系统的数据存储到该FeRAM中，其中，该FeRAM为即使在电源被切断的情况下也能保留其存储数据的非易失性随机存取存储器、并且用作高速缓存存储器(例如，参见非专利文献1，"A128MbChainFeRAMTMandSystemDesignsforHDDApplicationandEnhancedHDDPerformance",byDaisaburoTakashimaetal)。这种类型的控制器已经消除了定期将存储在FeRAM中的数据保存到HDD中以备意料之外的电源切断的必要，因而增大了要存储到FeRAM中的数据量，并且提高了高速缓存命中率。现有技术文献非专利文献非专利文献1：DaisaburoTakashimaetal,"A128MbChainFeRAMTMandSystemDesignsforHDDApplicationandEnhancedHDDPerformance",IEEEAsianSolid-StateCircuitsConference,November16-18,2009,Taipei,Taiwan。
技术实现思路
已开发出的用于存储来自主机装置的数据的固态驱动器(SSD)包括：诸如NAND闪速存储器等的非易失性存储器，其通过如下的写入操作来写入数据，该写入操作首先以包括多个扇区的页为单位读出存储的数据，以扇区为单位写入读出的数据，然后以页为单位写入数据；诸如电阻式随机存取存储器(ReRAM)等的非易失性随机存取存储器，其允许进行比非易失性存储器更快的数据读出/写入；以及存储器控制器，其控制非易失性存储器和非易失性随机存取存储器。在这样的SSD中，重复对非易失性存储器进行写入操作可能导致非易失性存储器的劣化，因而抑制非易失性存储器的劣化已成为迫切的问题。并且，在这样的SSD中，也迫切需要以更高的速度进行数据写入。因此，期望在SSD中实现在抑制非易失性存储器的劣化的情况下进行更快的数据写入。根据本专利技术的存储器控制器、数据存储装置和存储器控制方法，主要期望实现更快的数据写入和非易失性存储器中的减小的劣化。本专利技术的存储器控制器、数据存储装置和存储器控制方法使用以下部件来实现上述主要目的。本专利技术的存储器控制器用于对第一存储器和第二存储器进行控制，其中，所述第一存储器被配置为通过如下的写入操作来写入数据的非易失性存储器，其中，在该写入操作中，以包括多个扇区的页为单位读出数据，利用读出的数据中的写入数据覆盖与该写入数据相对应的扇区，然后以页为单位写入数据，并且，所述第二存储器被配置为与所述第一存储器相比允许进行更快的数据写入的非易失性随机存取存储器。所述存储器控制器包括写入控制器和数据转移控制器。所述写入控制器用于当输入了所述写入数据和请求写入所述写入数据的写入请求信号时，对所述第一存储器和所述第二存储器进行控制，以使得在将所述写入数据写入所述第一存储器时所获得的数据利用率等于或高于第一比率的情况下，通过所述写入操作来将输入的写入数据写入所述第一存储器；并且对所述第一存储器和所述第二存储器进行控制，以使得在所述数据利用率低于所述第一比率的情况下，将输入的写入数据存储至所述第二存储器中，其中，所述数据利用率表示具有预定大小的存储区域中用于存储所述写入数据的扇区大小的比率。所述数据转移控制器用于在所述第二存储器中的空闲空间小于预定容量的情况下，至少将所述第二存储器中所存储的数据是具有低重写频率的低频率重写数据作为必要条件来执行数据转移控制，该数据转移控制对所述第一存储器和所述第二存储器进行控制，以使得将所述低频率重写数据从所述第二存储器读出以通过所述写入操作写入所述第一存储器。本专利技术的存储器控制器当输入了所述写入数据和请求写入所述写入数据的写入请求信号时，对所述第一存储器和所述第二存储器进行控制，以使得在将所述写入数据写入所述第一存储器时所获得的数据利用率等于或高于第一比率的情况下，通过写入操作来将输入的写入数据写入所述第一存储器；并且对所述第一存储器和所述第二存储器进行控制，以使得在所述数据利用率低于所述第一比率的情况下，将输入的写入数据存储至所述第二存储器中，其中，所述数据利用率表示具有预定大小的存储区域中用于存储所述写入数据的扇区大小的比率。在所述第一存储器的数据写入操作中，以包括多个扇区的页为单位读出数据，利用读出的数据中的写入数据覆盖与该写入数据相对应的扇区，然后以页为单位写入数据。因此，在所述第一存储器的写入操作中，还对未用于数据存储的扇区进行读出和写入。在执行写入操作的情况下非易失性存储器劣化。因而期望对这样的未用于数据存储的扇区不进行写入。为了实现该目的，对第一存储器和第二存储器进行控制，以使得在数据利用率低于第一比率的情况下将输入的写入数据存储至第二存储器中。这使得第一存储器中的数据利用率等于或高于第一比率，因而减少了相对于第一存储器中未用于数据存储的存储区域的读出/写入。通过这种方式，能够抑制第一存储器的劣化。随着如上所述的数据被写入第二存储器中，第二存储器中空闲空间减少。由于与第一存储器相比，第二存储器允许进行更快的数据写入，因此，第二存储器中这样更少的空闲空间可能最终禁止到第二存储器的写入，这降低了数据写入速度。并且，如果第二存储器包含大量作为具有低重写频率的低频率重写数据的数据，则将进一步降低数据写入速度。为了避免这种情况，在第二存储器中的空闲空间小于预定容量的情况下，对第一存储器和第二存储器进行控制，以使得在第二存储器中所存储的数据是具有低重写频率的低频率重写数据的情况下，将低频率重写数据从第二存储器读出以通过写入操作写入第一存储器。这防止了第二存储器中的空闲空间减少到小于预定容量，从而使得进行更快的数据写入。通过这种方式，可以抑制非易失性存储器的劣化并且实现更快的数据写入。在这方面，“预定大小”例如是指预先确定为页大小的大小、多页的大小、或者比与写入数据的逻辑地址相对应的页中的一个扇区的大小大的大小。“第一存储器”包括NAND闪速存储器，并且“第二存储器”包括电阻式随机存取存储器。在本专利技术的这样的存储器控制器中，所述数据转移控制器可以被配置为在所述第二存储器中的空闲空间小于所述预定容量的情况下，至少将所述第二存储器中所存储的数据是所述低频率重写数据和将所述低频率重写数据本文档来自技高网...

【技术保护点】
一种存储器控制器，用于对第一存储器和第二存储器进行控制，所述第一存储器被配置为通过如下的写入操作来写入数据的非易失性存储器，其中，在该写入操作中，以包括多个扇区的页为单位读出数据，利用读出的数据中的写入数据覆盖与所述写入数据相对应的扇区，然后以页为单位写入数据，并且所述第二存储器被配置为与所述第一存储器相比允许进行更快的数据写入的非易失性随机存取存储器，所述存储器控制器包括：写入控制器，用于当输入了所述写入数据和请求写入所述写入数据的写入请求信号时，对所述第一存储器和所述第二存储器进行控制，以使得在将所述写入数据写入所述第一存储器时所获得的数据利用率等于或高于第一比率的情况下通过所述写入操作来将输入的写入数据写入所述第一存储器；并且对所述第一存储器和所述第二存储器进行控制，以使得在所述数据利用率低于所述第一比率的情况下将输入的写入数据存储至所述第二存储器中，其中，所述数据利用率表示具有预定大小的存储区域中用于存储所述写入数据的扇区大小的比率；以及数据转移控制器，用于在所述第二存储器中的空闲空间小于预定容量的情况下，至少将所述第二存储器中所存储的数据是具有低重写频率的低频率重写数据作为必要条件，来执行数据转移控制，该数据转移控制对所述第一存储器和所述第二存储器进行控制，以使得将所述低频率重写数据从所述第二存储器读出以通过所述写入操作写入所述第一存储器。...

【技术特征摘要】
【国外来华专利技术】2012.09.19 JP 2012-2056641.一种存储器控制器，用于对第一存储器和第二存储器进行控制，所述第一存储器被配置为通过如下的写入操作来写入数据的非易失性存储器，其中，在该写入操作中，以包括多个扇区的页为单位读出数据，利用读出的数据中的写入数据覆盖与所述写入数据相对应的扇区，然后以页为单位写入数据，并且所述第二存储器被配置为与所述第一存储器相比允许进行更快的数据写入的非易失性随机存取存储器，所述存储器控制器包括：写入控制器，用于当输入了所述写入数据和请求写入所述写入数据的写入请求信号时，对所述第一存储器和所述第二存储器进行控制，以使得在将所述写入数据写入所述第一存储器时所获得的数据利用率等于或高于第一比率的情况下通过所述写入操作来将输入的写入数据写入所述第一存储器；并且对所述第一存储器和所述第二存储器进行控制，以使得在所述数据利用率低于所述第一比率的情况下将输入的写入数据存储至所述第二存储器中，其中，所述数据利用率表示具有以页为单位的预定大小的存储区域中用于存储所述写入数据的扇区大小的比率；以及数据转移控制器，用于在所述第二存储器中的空闲空间小于预定容量的情况下，至少将所述第二存储器中所存储的数据是具有低重写频率的低频率重写数据作为必要条件，来执行数据转移控制，该数据转移控制对所述第一存储器和所述第二存储器进行控制，以使得将所述低频率重写数据从所述第二存储器读出以通过所述写入操作写入所述第一存储器。2.根据权利要求1所述的存储器控制器，其中，所述数据转移控制器被配置为在所述第二存储器中的空闲空间小于所述预定容量的情况下，至少将所述第二存储器中所存储的数据是所述低频率重写数据和将所述低频率重写数据写入所述第一存储器时所获得的所述数据利用率等于或高于比所述第一比率低的第二比率作为必要条件，来执行所述数据转移控制。3.根据权利要求2所述的存储器控制器，其中，还包括：地址管理部，用于使用包括表示包含数据的页的页地址和表示用于存储该页中所包含的数据的扇区的扇区地址的逻辑地址，来管理所述第一存储器和所述第二存储器；以及高利用率地址信息存储器，用于存储使得所述数据利用率等于或高于所述第一比率时的写入数据的逻辑地址，其中，所述数据转移控制器被配置为在所述高利用率地址信息存储器中存储的输入的所述写入数据的逻辑地址的个数小于预定个数的情况下，判断为输入的所述写入数据是低频率重写数据。4.根据权利要求2所述的存储器控制器，其中，还包括：页地址存储器，用于在所述第二存储器中的空闲空间小于所述预定容量时，在所述第二存储器中所存储的数据是所述低频率重写数据并且将所述低频率重写数据写入所述第一存储器时所获得的所述数据利用率等于或高于所述第二比率的情况下，对包含所述低频率重写数据的页的页地址进行存储，其中，所述数据转移控制器被配置为在所述第二存储器中的空闲空间小于所述预定容量时，至少将所述第二存储器中所存储的数据是所述低频率重写数据、将所述低频率重写数据写入所述第一存储器时所获得的所述数据利用率等于或高于所述第二比率、以及所述页地址存储器中所存储的页地址的个数等于或大于预定个数作为必要条件，来针对与所述页地址存储器中所存储的页地址相对应的第二存储器中的数据执行所述数据转移控制。5.根据权利要求4所述的存储器控制器，其中，所述数据转移控制器被配置为在所述第二存储器中的空闲空间小于所述预定容量的情...

【专利技术属性】
技术研发人员：孙超，宫地幸祐，竹内健，
申请(专利权)人：学校法人中央大学，
类型：发明
国别省市：日本;JP