非易失性存储装置及其控制方法制造方法及图纸

本发明专利技术的目的是在防止电阻式存储元件中发生干扰的同时提高读取速度和写入速度。根据本发明专利技术的非易失性存储装置(100)包括：存储器(102)，其包括至少一个非易失性的电阻式存储元件；以及控制单元(104)，其被配置为向所述电阻式存储元件写入高电阻状态或低电阻状态，其中，所述控制单元(104)使得在写入所述高电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向与在写入所述低电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向彼此相反。

【技术实现步骤摘要】
【国外来华专利技术】非易失性存储装置及其控制方法相关申请的交叉引用本申请要求(2012年9月18日提交的)日本专利申请2012-204340的优先权和权益，该申请的全部内容通过引用包含于此。
本专利技术涉及一种非易失性存储装置及其控制方法，更具体地，涉及一种包括诸如电阻式随机存取存储器(ReRAM：ResistanceRandomAccessMemory)等的非易失性存储器和用于控制该电阻式随机存取存储器的控制单元的非易失性存储装置以及该非易失性存储装置的控制方法。
技术介绍
近来，ReRAM作为能够代替闪速存储器的非易失性存储器而受到关注。ReRAM具有快速写入和高密度的特性，因此有望用作用于商业目的或用于移动系统的非易失性存储器。通常，ReRAM由配置成矩阵形式的多个存储器单元所构成，并且各存储器单元包括非易失性电阻式存储元件。存储器单元具有仅包括一个电阻式存储元件的结构(1R型)，或具有包括一个晶体管和一个电阻式存储元件的另一种结构(1T1R型)。图9示出1T1R型的存储器单元的结构的示例。1T1R型的存储器单元包括漏极、栅极和源极这三个端子。非易失性存储装置向特定的存储器单元的栅极施加电压，由此选择该存储器单元以向其写入数据或从中读取数据。图10是示出电阻式存储元件的结构的示例的图。电阻式存储元件具有将存储器层设于漏电极与源电极之间的结构。电阻式存储元件具有能够通过在漏电极与源电极之间施加电压脉冲来改变存储器层的电阻的特性。电阻式存储元件基于电阻的大小来存储信息。具有高电阻的状态被称为高电阻状态(HRS：HighResistanceState)，并且具有低电阻的状态被称为低电阻状态(LRS：LowResistanceState)。图11示出向电阻式存储元件写入时所施加的电压脉冲的示例。图11(a)示出在向电阻式存储元件写入LRS的操作(以下称为“设置”)中、漏极与源极之间施加的电压脉冲的示例。横轴表示时间，纵轴表示Vds。这里，符号Vds表示以源极电压为基准的漏极电压。因此，在Vds为正的情况下，漏极电压高于源极电压，并且在Vds为负的情况下，源极电压高于漏极电压。在如图11(a)所示进行设置时，施加宽度为50ns且Vds为2V的电压脉冲。图11(b)示出在向电阻式存储元件写入HRS的操作(以下称为“复位”)中、漏极与源极之间施加的电压脉冲的示例。在复位时，施加宽度为20ns且Vds为-2V的电压脉冲。这样，进行设置时以及进行复位时漏极与源极之间施加的电压脉冲的方向彼此相反。下文中，将与进行设置时所施加的电压脉冲相同的方向、即正的Vds方向称为“正向偏压”，并且将与进行复位时所施加的电压脉冲相同的方向、即负的Vds方向称为“反向偏压”。向电阻式存储元件写入LRS或HRS的特性是：通过施加一次电压脉冲未必能成功写入。因此，在向电阻式存储元件写入LRS或HRS时，通过在施加设置/复位脉冲后进行读取来执行被称为用于确认写入是否成功的验证(verification)的操作(参见下述的非专利文献1)。在作为验证结果而判断为写入失败的情况下，再次施加设置/复位脉冲，随后执行验证。重复该过程，直至成功执行写入为止。为了发现向电阻式存储元件写入了HRS和LRS中的哪一个，可以通过在漏极与源极之间施加电压并检测电流来读取HRS或LRS。图12(a)示出流至电阻式存储元件的电流对于Vds的依赖性。在图12(a)中，白色圆表示流至已写入LRS的电阻式存储元件的电流，黑色圆表示流至已写入HRS的电阻式存储元件的电流。图12(b)是纵轴表示根据图12(a)的电流所计算出的电阻的曲线图。在图12(b)中，白色圆表示已写入LRS的电阻式存储元件的电阻，黑色圆表示已写入HRS的电阻式存储元件的电阻。图12(b)所示，由于HRS和LRS之间电阻显著不同，因此可以基于电阻的大小来识别HRS和LRS。现有技术文献非专利文献非专利文献1：KazuhideHiguchi等,“InvestigationofVerify-ProgrammingMethodstoAchieve10MillionCyclesfor50nmHf02ReRAM”,IEEEInternationalMemoryWorkshop(IMW),pp.119-122,2012
技术实现思路
专利技术要解决的问题为了提高ReRAM的读取速度，可以增大读取时漏极与源极之间施加的电压，以便增大读取电流。然而，增大读取电流可能引起所谓的干扰(disturb)这一问题。这里，干扰是指由于读取时在漏极与源极之间流动的电流而导致电阻在不期望的大小方向上发生变化的现象。也就是说，干扰是已写入HRS的电阻式存储元件的电阻减小或已写入LRS的电阻式存储元件的电阻增大的现象。由于干扰可能会导致存储在电阻式存储元件中的数据被破坏，因此不期望出现该干扰。图13示出在电阻式存储元件的漏极与源极之间连续施加正向偏压的情况下的电阻变化。对于HRS，施加三个电压：Vds为0.1V、0.3V和0.5V，分别采用黑色三角形、黑色方形和黑色圆表示。对于LRS，仅施加0.5V的Vds，采用白色圆表示。在向已写入HRS的电阻式存储元件连续施加正向偏压的情况下，在Vds为0.1V和0.3V的情况下没有发生干扰。另一方面，在Vds为0.5V的情况下，在施加时间为100～1000秒期间电阻变低，引起干扰。在向已写入LRS的电阻式存储元件连续施加正向偏压的情况下，施加作为相对高的电压的0.5V的Vds，未引起电阻增大，因此没有干扰。图14示出在电阻式存储元件的漏极与源极之间连续施加反向偏压的情况下的电阻变化。对于HRS，施加-0.5V的Vds，采用黑色圆表示。对于LRS，施加三个电压：Vds为-0.1V、-0.3V和-0.5V，分别采用白色三角形、白色方形和白色圆表示。在向已写入HRS的电阻式存储元件连续施加反向偏压的情况下，施加作为相对高的电压的-0.5V的Vds，未引起电阻增大，因此没有干扰。在向已写入LRS的电阻式存储元件连续施加反向偏压的情况下，尽管在Vds为-0.1V的情况下没有发生干扰，但在Vds为-0.3V和-0.5V的情况下，在施加时间10～1000秒期间电阻增大，由此引起干扰。如上所述，在Vds增大而使读取电流增大的情况下，正向偏压在已写入HRS的电阻式存储元件中引起干扰。此外，在Vds增大而使读取电流增大的情况下，反向偏压在已写入LRS的电阻式存储元件中引起干扰。也就是说，为提高读取速度而增大施加电压可能引起干扰，而为防止干扰而降低施加电压会减慢读取速度。因此，读取速度与干扰的发生存在折衷关系。通常，优先防止干扰的发生，并通过施加诸如约为0.1V的Vds等的低电压作为正向偏压来执行读取。结果，存在以下问题：读取时流向电阻式存储元件的电流小，相应地减慢了读取速度。此外，在向电阻式存储元件写入时，执行用于确认写入是否成功的验证，其中，与数据的读取类似，向电阻式存储元件的漏极与源极之间施加电压并检测电流。因此，向电阻式存储元件写入也具有与读取类似的折衷关系的问题，并且为了防止干扰，通过施加诸如约为0.1V的Vds等的低电压作为正向偏压来执行验证。结果，存在以下问题：验证速度降低，相应地减慢了写入速度。因此，考虑到上述问题，本发本文档来自技高网...

【技术保护点】
一种非易失性存储装置，包括：存储器，其包括至少一个非易失性的电阻式存储元件；以及控制单元，其被配置为向所述电阻式存储元件写入高电阻状态或低电阻状态，其中，所述控制单元使得在写入所述高电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向与在写入所述低电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向彼此相反。

【技术特征摘要】
【国外来华专利技术】2012.09.18 JP 2012-2043401.一种非易失性存储装置，包括：存储器，其包括至少一个非易失性的电阻式存储元件；以及控制单元，其被配置为向所述电阻式存储元件写入高电阻状态或低电阻状态，其中，所述控制单元使得在写入所述高电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向与在写入所述低电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向彼此相反，所述控制单元在写入所述高电阻状态时及写入所述高电阻状态之后的验证操作时向所述电阻式存储元件的源极施加相同的第一电压，在写入所述低电阻状态时及写入所述低电阻状态之后的验证操作时向所述电阻式存储元件的源极施加相同的第二电压，所述第一电压比所述第二电压高，所述控制单元在从所述存储器中读取数据时向所述电阻式存储元件施加的偏压的方向与在写入高电阻状态时向所述电阻式存储元件所施加的偏压的方向相同，所述控制单元在从所述存储器中读取数据时，在判断为写入了所述低电阻状态的电阻式存储元件中发生了干扰的情况下，向该电阻式存储元件写入所述低电阻状态，以及所述控制单元在判断为发生了干扰并且向所述电阻式存储元件写入所述低电阻状态的情况下，向所述电阻式存储元件的源极施加与从所述存储器中读取数据时所施加的电压相同的第三电压，其中，所述第三电压比所述第二电压高并且比所述第一电压低。2.根据权利要求1所述的非易失性存储装置，其特征在于，所述控制单元在写入所述高电阻状态之后的验证操作时向所述电阻式存储元件施加的偏压的方向与在写入高电阻状态时向所述电阻式存储元件所施加的偏压的方向相同，在写入所述低电阻状态之后的验证操作时向所述电阻式存储元件施加的偏...

【专利技术属性】
技术研发人员：岩崎友子，宫地幸祐，竹内健，
申请(专利权)人：学校法人中央大学，
类型：发明
国别省市：日本;JP