存储器装置及其程式化方法制造方法及图纸

本发明专利技术提供一种存储器装置包括：存储器阵列，包括储存数据的多个存储器胞；感测电路，耦接至所述存储器阵列以读取储存在所述存储器阵列中的数据；数据暂存器，用于储存欲写入至所述存储器阵列，数据处理器，以及控制单元中的数据。所述数据处理器用以接收欲写入至所述存储器阵列中的输入数据单元，以及基于储存在所述存储器阵列中的阵列数据单元处理所述输入数据单元，以产生已处理的数据单元。所述控制单元用以将所述已处理数据单元写入至所述存储器阵列中。

Memory device and its stylized method

【技术实现步骤摘要】
存储器装置及其程式化方法
本专利技术涉及一种电子装置，且特别涉及一种存储器装置及所述存储器装置的程式化方法。
技术介绍
快闪存储器装置已在各种各样的应用中得到采用。快闪存储器装置透过以程式化操作改变包含在快闪存储器装置中的多个存储器胞的阀值电压来储存数据。快闪存储器装置必须具有可靠性，以使数据能够正确地储存在存储器装置中。
技术实现思路
本专利技术提供一种存储器装置包括：存储器阵列，包括储存数据的多个存储器胞；感测电路，耦接至所述存储器阵列以读取储存在所述存储器阵列中的数据；数据暂存器，用于储存欲写入至所述存储器阵列，数据处理器以及控制单元中的数据。所述数据处理器用以接收欲写入至所述存储器阵列中的输入数据单元，以及基于储存在所述存储器阵列中的阵列数据单元处理所述输入数据单元，以产生已处理的数据单元。所述控制单元用以将所述已处理数据单元写入至所述存储器阵列中。本专利技术还提供一种对存储器阵列进行程式化的方法包括：接收欲写入至所述存储器阵列中的输入数据单元；基于储存在所述存储器阵列中的阵列数据单元处理所述输入数据单元，以产生已处理的数据单元；以及将所述已处理数据单元写入至所述存储器阵列中。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所示附图作详细说明如下。附图说明图1是说明根据所示出实施例的存储器装置的示意图；图2是说明根据所示出实施例对图1所示存储器装置供应的用于对存储器装置进行程式化的信号的时序图；图3是说明根据所示出实施例对图1所示存储器装置进行程式化的过程的流程图；图4是说明根据所示出实施例执行图3所示过程中的步骤的过程的流程图；图5是说明根据所示出实施例执行图3所示过程中的另一步骤的过程的流程图；图6是根据所示出实施例在存储器装置上执行的程式化过程的时序图。附图标记说明：100：存储器装置110：存储器阵列120：控制单元122：处理器124：储存单元126：电压产生器130：位址译码器140：列选择电路150：行选择电路160：感测电路170：数据处理器180：数据暂存器200、600：晶片选择信号210：串列输入信号250：指令序列252：程式化指令254：位址258：输入数据单元300、400、500：过程310、320、330、340、410、420、430、440、450、460、510、512、514、516、520、522、524、526、528、530、532、534：步骤CLK：时脉接脚CSb：晶片选择接脚GND：接地接脚SI：串列输入接脚SO：串列输出接脚t0、t1、t2、t3、t4、t5、t6、t7：时段VCC：电源接脚Datan～Datan+i：数据单元具体实施方式图1是说明根据所示出实施例的存储器装置100的示意图。存储器装置100可为非挥发性存储器装置，例如快闪存储器装置、电阻式随机存取存储器(ResistiveRandomAccessMemory，ReRAM)装置、或磁阻式随机存取存储器(MagnetoresistiveRandomAccessMemory，MRAM)装置。存储器装置100包括存储器阵列110、控制单元120、位址译码器译码器130、列选择电路140、行选择电路150、感测电路160、数据处理器170、及数据暂存器180。存储器装置100还包括用于与外部装置(未示出)进行通信的多个接脚，例如时脉接脚(CLK)、晶片选择接脚(CSb)、串列输入接脚(SI)、串列输出接脚(SO)、电源接脚(VCC)、及接地接脚(GND)。存储器阵列110包括在多个字元线(未示出)与多个位元线(未示出)之间排列成行与列的多个存储器胞(未示出)。每一列存储器胞的栅极共同地连接至所述多个字元线中的相应一条字元线。每一行存储器胞连接至所述多个位元线中的相应一条位元线。控制单元120耦接至所述多个接脚，且用以接收从所述外部装置经由串列输入接脚传输的命令、位址、及输入数据，并回应于所述命令来控制存储器装置100的各种元件(例如位址译码器130、列选择电路140、行选择电路150、感测电路160、及数据处理器170)的运行。在图1所示的实施例中，控制单元120包括处理器122、储存单元124、及电压产生器126。储存单元124用以储存指令，所述指令由处理器122回应于所述命令来执行以控制存储器装置100的所述各种元件的运行。处理器122是可用以执行储存在储存单元124中的所述指令的通用处理器。电压产生器126用以产生用于控制存储器装置100的所述各种元件的运行的各种电压。在替代实施例中，控制单元120可包括用以控制存储器装置100的所述各种元件的运行的专用逻辑电路。位址译码器130耦接至控制单元120、列选择电路140、及行选择电路150，且用以接收从控制单元120传递的位址并对所接收的位址进行解码以获得存储器阵列110中的列位址及行位址。位址译码器130还用以将所述列位址传递至列选择电路140以及将所述行位址传递至行选择电路150。列选择电路140耦接至存储器阵列110且用以从位址译码器130接收所述列位址，并对存储器阵列110的字元线供应字元线电压以根据所述列位址来选择至少一条字元线。行选择电路150耦接至存储器阵列110且用以从位址译码器130接收所述行位址，并对存储器阵列110的位元线供应位元线电压以根据所述行位址来选择至少一条位元线。感测电路160耦接至存储器阵列110且用以读取储存在存储器阵列110中的阵列数据，并将所述阵列数据传递至控制单元120或传递至数据处理器170。数据处理器170耦接在控制单元120与感测电路160之间，且用以从控制单元120接收输入数据及从感测电路160接收阵列数据、基于所述阵列数据处理所述输入数据以产生已处理数据、及将所述已处理数据写入至数据暂存器180中。数据暂存器180耦接至数据处理器170并用以储存欲写入至存储器阵列110中的数据。举例来说，数据暂存器180储存由数据处理器170产生的已处理数据。尽管将控制单元120、位址译码器130、列选择电路140、行选择电路150、感测电路160、数据处理器170、及数据暂存器180示出为单独的组件，但所属领域中的技术人员将认识到，可将各元件结合成一个电路。图2是说明根据所示出实施例对存储器装置100供应的用于对存储器阵列110进行程式化的信号的时序图。具体来说，对存储器装置100的晶片选择接脚(CSb)供应晶片选择信号200，并对存储器装置100的串列输入接脚(SI)供应串列输入信号210。根据图2，当将供应至晶片选择接脚的晶片选择信号200从高电压准位驱动至低电压准位时，包括指令序列250的串列输入信号210被供应至存储器装置100的串列输入接脚。指令序列250包括程式化指令252、位址254、及欲程式化至存储器阵列110中的一系列(series)输入数据单元258。程式化指令252、位址254、及所述一系列输入数据单元258是从外部装置串列地传输。在图2所示的实施例中，程式化指令252是指示存储器装置100执行程式化操作的8位元指令码“02h”。位址254由24位元的位址数据组成，且代表存储器阵列110中的所述多个输入数据单元258欲被程式化到的位置的初始位址n。所述一系列输本文档来自技高网...

【技术保护点】
一种存储器装置，其特征在于，包括：存储器阵列，包括储存数据的多个存储器胞；感测电路，耦接至所述存储器阵列以读取储存在所述存储器阵列中的数据；数据暂存器，用于储存欲写入至所述存储器阵列中的数据；数据处理器，用以：接收欲写入至所述存储器阵列中的输入数据单元；以及基于储存在所述存储器阵列中的阵列数据单元处理所述输入数据单元，以产生已处理数据单元；以及控制单元，用以将所述已处理数据单元写入至所述存储器阵列中。

【技术特征摘要】
2016.07.18 US 15/212,9501.一种存储器装置，其特征在于，包括：存储器阵列，包括储存数据的多个存储器胞；感测电路，耦接至所述存储器阵列以读取储存在所述存储器阵列中的数据；数据暂存器，用于储存欲写入至所述存储器阵列中的数据；数据处理器，用以：接收欲写入至所述存储器阵列中的输入数据单元；以及基于储存在所述存储器阵列中的阵列数据单元处理所述输入数据单元，以产生已处理数据单元；以及控制单元，用以将所述已处理数据单元写入至所述存储器阵列中。2.根据权利要求1所述的存储器装置，其特征在于，所述数据处理器用以，当接收欲写入至所述存储器阵列中的所述输入数据单元并基于储存在所述存储器阵列中的阵列数据单元处理所述输入数据单元以产生已处理数据单元时：接收与初始位址相关联的第一输入数据单元；从所述感测电路接收第一阵列数据单元，所述第一阵列数据单元储存在所述存储器阵列中的所述初始位址处；基于所述第一阵列数据单元处理所述第一输入数据单元，产生第一已处理数据单元；以及将所述第一已处理数据单元写入至所述数据暂存器中，并将所述第一已处理数据单元与所述初始位址相联结。3.根据权利要求2所述的存储器装置，其特征在于，所述第一输入数据单元包括固定数目的输入数据位元，所述第一阵列数据单元包括分别与所述第一输入数据单元中的所述输入数据位元对应的所述固定数目的阵列数据位元，且所述第一已处理数据单元包括分别与所述第一输入数据单元中的所述输入数据位元对应的所述固定数目的已处理数据位元，所述数据处理器用以，当基于所述第一阵列数据单元处理所述第一输入数据单元以产生所述第一已处理数据单元时：将所述第一输入数据单元中的每一输入数据位元与所述第一阵列数据单元中的所述阵列数据位元中的对应的一个阵列数据位元进行比较；以及如果所述输入数据位元及其对应的阵列数据位元二者均为“0”，则将所述输入数据位元从“0”变至“1”，以产生已处理数据位元“1”作为对应的所述已处理数据位元。4.根据权利要求2所述的存储器装置，其特征在于，所述数据处理器进一步用以：对所述初始位址进行递增，以产生递增的位址；接收与所述递增的位址相关联的第二输入数据单元；从所述感测电路接收第二阵列数据单元，所述第二阵列数据单元储存在所述存储器阵列中的所述递增的位址处；基于所述第二阵列数据单元处理所述第二输入数据单元，以产生第二已处理数据单元；以及将所述第二已处理数据单元写入至所述数据暂存器中，并将所述第二已处理数据单元与所述递增的位址相关联。5.根据权利要求4所述的存储器装置，其特征在于，所述数据处理器用以在与接收所述第二输入数据单元相同的时间期间，基于所述第一阵列数据单元处理所述第一输入数据单元，将所述第一已处理数据单元写入至所述数据暂存器中，并从所述感测电路接收所述第二阵列数据单元。6.根据权利要求4所述的存储器装置，其特征在于，所述多个已处理数据单元包括所述第一已处理数据单元及所述第二已处理数据单元。7.根据权利要求4所述的存储器装置，其特征在于，所述控制单元进一步用以，当从所述初始位址开始将所述多个已处理数据单元写入至所述存储器阵列时：从与所述初始位址相关联的所述数据暂存器读取所述第一已处理数据单元；以及将所述第一已处理数据单元写入至所述存储器阵列中的所述初始位址处。8.根据权利要求7所述的存储器装置，其特征在于，所述控制单元进一步用以：对所述初始位...

【专利技术属性】
技术研发人员：陈毓明，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71