一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，涉及半导体技术领域。包括：提供半导体衬底，在半导体衬底上形成有目标材料层；在目标材料层上形成通过开口相互隔离的若干个条状的核图案，以及在核图案的侧壁上形成间隙壁；形成覆盖述间隙壁、核图案和目标材料层的牺牲层，牺牲层的顶面高于间隙壁的顶面；依次循环执行第一回蚀刻步骤和第二回蚀刻步骤若干次，其中，第一回蚀刻步骤蚀刻去除部分牺牲层，第二回蚀刻步骤蚀刻去除部分间隙壁；去除剩余的牺牲层和剩余的核图案；以剩余的间隙壁为掩膜，蚀刻目标材料层，以形成位于目标材料层中的若干沟槽。根据本发明专利技术的方法，避免了间隙壁倒塌问题的出现，提高了器件的良率和性能。

【技术实现步骤摘要】
一种半导体器件的制造方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件的制造方法。
技术介绍
对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元，对于通过改变单元结构增加集成密度的方法来说，已经进行尝试沟通过改变有源区的平面布置或改变单元布局来减小单元面积。NAND闪存是一种比硬盘驱动器更好的存储方案，由于NAND闪存以页为单位读写数据，所以适合于存储连续的数据，如图片、音频或其他文件数据；同时因其成本低、容量大且写入速度快、擦除时间短的优点在移动通讯装置及便携式多媒体装置的存储领域得到广泛的应用。在制备NAND闪存过程中，间隔物图案化技术(Spacerpatterningtechnology，SPT)以及自对准双图案技术(selfaligneddoublepatterning，SaDPT)均可以用来制备纳米尺度的晶体管(例如，MOSFET)。SADP技术的主要原理是：首先在预先形成的核(core)图案两侧形成间隙壁(spacer)，然后去除核图案以形成间隙壁，并通过蚀刻工艺将间隙壁的图案转移到目标材料层上，从而使单位面积内可形成的图案数量翻倍，即图案之间的最小间距(pitch)可减小至CD的二分之一。为了在制备过程中实现NAND闪存的高集成密度，图案膜叠层是图案转移以及传递线宽均匀度(CriticalDimensionUniformity，CDU)的关键。然而，在采用SADP技术的24nm及以下节点NAND闪存的后端制程(BEOL)中，形成的间隙壁很容易出现倒塌的问题，进而使得在目标材料层上形成的图案失真(例如，金属线图案)，从而影响半导体器件的性能和良率。因此，为解决上述技术问题，有必要提出一种新的半导体器件的制造方法。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题，本专利技术一方面提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有目标材料层；在所述目标材料层上形成通过开口相互隔离的若干个条状的核图案，以及在所述核图案的侧壁上形成间隙壁；形成覆盖所述间隙壁、所述核图案和所述目标材料层的牺牲层，所述牺牲层的顶面高于所述间隙壁的顶面；依次循环执行第一回蚀刻步骤和第二回蚀刻步骤若干次，其中，所述第一回蚀刻步骤蚀刻去除部分所述牺牲层，使剩余的所述牺牲层的顶面高于所述目标材料层的顶面低于所述间隙壁的顶面，第二回蚀刻步骤蚀刻去除部分所述间隙壁，使剩余的所述间隙壁的顶面高于所述目标材料层的顶面低于剩余的所述牺牲层的顶面；去除剩余的所述牺牲层和剩余的所述核图案；以剩余的所述间隙壁为掩膜，蚀刻所述目标材料层，以形成位于所述目标材料层中的若干沟槽。进一步，所述若干次大于等于2。进一步，所述牺牲层包括旋涂碳。进一步，使用基于O2、CO2、CO、N2、H2或其组合的等离子体进行所述第一回蚀刻步骤。进一步，使用CxFy作为蚀刻剂的干法等离子体蚀刻工艺实现对所述间隙壁的第二回蚀刻步骤。进一步，在形成所述核图案之前，还包括在所述目标材料层的表面上形成金属硬掩膜层的步骤。进一步，所述核图案为底部抗反射涂层。进一步，形成所述核图案和所述间隙壁的步骤包括：在所述目标材料层上依次形成底部抗反射涂层和低温氧化物层；在所述低温氧化物层上形成间隔排列的若干个条状的核光刻胶层；以所述核光刻胶层为掩膜，依次蚀刻所述低温氧化物层和所述底部抗反射涂层，以形成通过开口相互隔离的若干个核图案，并去除所述核光刻胶层；在所述核图案的表面上和所述目标材料层暴露的表面上沉积形成间隙壁材料层；蚀刻所述间隙壁材料层，以形成位于每个所述核图案侧壁上的间隙壁。进一步，所述目标材料层为层间介电层。进一步，所述间隙壁的材料包括氧化物、氮化物或其组合。进一步，使用原子层沉积法沉积形成所述间隙壁材料层。进一步，在执行所述第一回蚀刻步骤时还同时蚀刻去除部分所述核图案。综上所述，根据本专利技术的制造方法，通过循环执行若干次的对牺牲层的第一回蚀刻步骤和对间隙壁的第二回蚀刻步骤，以降低间隙壁的高度，避免了间隙壁倒塌问题的出现，进而使得间隙壁的图案可精确转移至目标材料层，提高了器件的良率和性能。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A至图1F常规SADP技术工艺过程的主要步骤形成的结构的剖视图；图2A示出了常规SADP技术工艺过程中间隙壁图案出现倒塌时的结构的俯视图；图2B示出了对应沿图2B中剖面线AA’所获得的间隙壁图案出现倒塌时的结构的剖视图；图3A-3J示出了本专利技术的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图4为本专利技术的一实施例的一种半导体器件的制造方法的示意性流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有目标材料层；在所述目标材料层上形成通过开口相互隔离的若干个条状的核图案，以及在所述核图案的侧壁上形成间隙壁；形成覆盖所述间隙壁、所述核图案和所述目标材料层的牺牲层，所述牺牲层的顶面高于所述间隙壁的顶面；依次循环执行第一回蚀刻步骤和第二回蚀刻步骤若干次，其中，所述第一回蚀刻步骤蚀刻去除部分所述牺牲层，使剩余的所述牺牲层的顶面高于所述目标材料层的顶面低于所述间隙壁的顶面，第二回蚀刻步骤蚀刻去除部分所述间隙壁，使剩余的所述间隙壁的顶面高于所述目标材料层的顶面低于剩余的所述牺牲层的顶面；去除剩余的所述牺牲层和剩余的所述核图案；以剩余的所述间隙壁为掩膜，蚀刻所述目标材料层，以形成位于所述目标材料层中的若干沟槽。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有目标材料层；在所述目标材料层上形成通过开口相互隔离的若干个条状的核图案，以及在所述核图案的侧壁上形成间隙壁；形成覆盖所述间隙壁、所述核图案和所述目标材料层的牺牲层，所述牺牲层的顶面高于所述间隙壁的顶面；依次循环执行第一回蚀刻步骤和第二回蚀刻步骤若干次，其中，所述第一回蚀刻步骤蚀刻去除部分所述牺牲层，使剩余的所述牺牲层的顶面高于所述目标材料层的顶面低于所述间隙壁的顶面，第二回蚀刻步骤蚀刻去除部分所述间隙壁，使剩余的所述间隙壁的顶面高于所述目标材料层的顶面低于剩余的所述牺牲层的顶面；去除剩余的所述牺牲层和剩余的所述核图案；以剩余的所述间隙壁为掩膜，蚀刻所述目标材料层，以形成位于所述目标材料层中的若干沟槽。2.如权利要求1所述的制造方法，其特征在于，所述若干次大于等于2。3.如权利要求1或2所述的制造方法，其特征在于，所述牺牲层包括旋涂碳。4.如权利要求1所述的制造方法，其特征在于，使用基于O2、CO2、CO、N2、H2或其组合的等离子体进行所述第一回蚀刻步骤。5.如权利要求1所述的制造方法，其特征在于，使用CxFy作为蚀刻剂的干法等离子体...

【专利技术属性】
技术研发人员：张城龙，宋以斌，何其旸，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31