一种半导体器件及其制作方法、电子装置制造方法及图纸

本发明专利技术提供一种半导体器件的制作方法、半导体器件及电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成多个堆叠栅结构，在所述堆叠栅结构之上还残余有硬掩膜材料层；形成覆盖所述半导体衬底、堆叠栅结构和硬掩膜材料层的间隙壁材料层；去除所述残余的硬掩膜材料层以及部分间隙壁材料层以露出部分控制栅；使所述露出的部分控制栅转变为硅化物；形成覆盖所述多个堆叠栅结构的隔离层，所述隔离层使得所述堆叠栅结构之间形成高度与所述堆叠栅结构一致的空隙。该制作方法可以降低字线干扰，提高快闪存储器的循环周期/读写次数。该半导体器件和电子装置具有类似的优点。

A semiconductor device and its fabrication method and electronic device

The present invention provides a method for manufacturing a semiconductor device, semiconductor device and electronic device, the production method includes: providing a semiconductor substrate, forming a plurality of stacked gate structure on the semiconductor substrate, on top of the stacked gate structure remains a hard mask material layer covering the semiconductor substrate; forming a gate stack, the structure and the hard mask material layer spacer material layer; removing the hard mask material layer and the residual part of the gap wall material layer to expose a portion of the control gate; part control gate transformation makes the exposed silicide formation; covering the isolation layer of a plurality of stacked gate structure, the the isolation layer of the stacked gate structure is formed between the height and the gap of the stacked gate structure is consistent. This method can reduce the interference of word line and improve the cycle cycle / read and write times of the flash memory. The semiconductor device and the electronic device have similar advantages.

【技术实现步骤摘要】
一种半导体器件及其制作方法、电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制作方法、电子装置。
技术介绍
随着半导体制程技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flashmemory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。而NAND(与非门)快速存储器由于具有大存储容量和相对高的性能，广泛用于读/写要求较高的领域。近来，NAND快闪存储器芯片的容量已经达到2GB，并且尺寸迅速增加。已经开发出基于NAND快闪存储器芯片的固态硬盘，并在便携计算机中用作存储设备。因此，近年来，NAND快闪存储器广泛用作嵌入式系统中的存储设备，也用作个人计算机系统中的存储设备。然而，干扰问题普遍存在于常规NAND快闪存储器中，干扰问题是当编程时邻近位存储单元(bitcell)的电场作用引起的电容耦合效应，在NAND快闪存储器中，字线之间的干扰对整个器件的总干扰起主要作用，字线之间的干扰越大，总干扰就越大，总干扰越大，器件的循环周期/读写次数就越小。因此，为了提高NAND快闪存储器的循环周期，有必要提出一种新的制作方法，以解决上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术提出一种半导体器件的制作方法，可以降低快闪存储器的干扰问题，从而提高快闪存储器的循环周期/读写次数。为了克服目前存在的问题，本专利技术一方面提供一种半导体器件的制作方法，该方法包括：提供半导体衬底，在所述半导体衬底上形成多个堆叠栅结构，每个所述堆叠栅结构包括自下而上依次形成的浮栅氧化层、浮栅、栅极介质层和控制栅，在所述堆叠栅结构之上还残余有硬掩膜材料层；形成覆盖所述半导体衬底、堆叠栅结构和硬掩膜材料层的间隙壁材料层；去除所述残余的硬掩膜材料层以及部分间隙壁材料层以露出部分控制栅；使所述露出的部分控制栅转变为硅化物；形成覆盖所述多个堆叠栅结构的隔离层，所述隔离层使得所述堆叠栅结构之间形成高度与所述堆叠栅结构一致的空隙。进一步地，所述去除残余的硬掩膜材料层以及部分间隙壁材料层以露出部分控制栅的步骤包括：形成包围所述残余硬掩膜材料层的缓冲层；形成填充所述多个堆叠栅结构之间间隙的牺牲隔离层，所述牺牲隔离层具有空隙；去除所述残余的硬掩膜材料层、缓冲层以及部分牺牲隔离层和部分间隙壁材料层以露出部分控制栅。进一步地，所述去除残余的硬掩膜材料层以及部分间隙壁材料层以露出部分控制栅的步骤还包括：去除剩余的所述牺牲隔离层以及所述堆叠栅结构顶部侧壁残余的间隙壁材料层。进一步地，所述去除残余的硬掩膜材料层以及部分间隙壁材料层以露出部分控制栅的步骤包括：在所述间隙壁材料层之上形成蚀刻停止层；形成填充所述多个堆叠栅结构之间间隙的牺牲隔离层；去除所述残余的硬掩膜材料层，以及部分牺牲隔离层和部分间隙壁材料层以露出部分控制栅；去除剩余的所述牺牲隔离层；去除剩余的所述蚀刻停止层。进一步地，在去除所述残余的硬掩膜材料层，以及部分牺牲隔离层和部分间隙壁材料层以露出部分控制栅的步骤之前还包括：形成第一介电层。进一步地，所述空隙呈蘑菇状。本专利技术的半导体器件的制作方法，形成覆盖所述多个堆叠栅结构的隔离层，所述隔离层使得所述堆叠栅结构之间形成高度与所述堆叠栅结构一致的空隙，这样使得堆叠栅结构之间的介电系数变小，从而使得由电容耦合效应导致的字线干扰降低，进而提高了快闪存储器的循环周期/读写次数。本专利技术另一方面提供一种半导体器件，该半导体器件包括：半导体衬底，所述半导体衬底上形成有多个堆叠栅结构，每个所述堆叠栅结构包括自下而上依次形成的浮栅氧化层、浮栅、栅极介质层和控制栅，所述堆叠栅的侧壁上形成有间隙壁，所述间隙壁露出部分所述控制栅，所述露出的部分控制栅形成为硅化物，以及覆盖所述多个堆叠栅结构的隔离层，所述隔离层使得所述堆叠栅结构之间形成高度与所述堆叠栅结构一致的空隙。进一步地，所述空隙呈蘑菇状。本专利技术提出的半导体器件，由于堆叠栅结构之间的具有与所述堆叠栅结构一致的空隙，使得堆叠栅结构之间的介电系数变小，从而使得由电容耦合效应导致的字线干扰降低，进而提高了快闪存储器的循环周期/读写次数。本专利技术再一方面提供一种电子装置，其包括一种半导体器件以及与所述半导体器件相连接的电子组件，所述半导体器件包括：半导体衬底，所述半导体衬底上形成有多个堆叠栅结构，每个所述堆叠栅结构包括自下而上依次形成的浮栅氧化层、浮栅、栅极介质层和控制栅，所述堆叠栅的侧壁上形成有间隙壁，所述间隙壁露出部分所述控制栅，所述露出的部分控制栅形成为硅化物，以及覆盖所述多个堆叠栅结构的隔离层，所述隔离层使得所述堆叠栅结构之间形成高度与所述堆叠栅结构一致的空隙。本专利技术提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出了根据本专利技术一实施方式的半导体器件的制作方法的步骤流程图；图2A～图2I示出了根据本专利技术一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；图3示出了根据本专利技术一实施方式的半导体器件的制作方法的步骤流程图；图4A～图4F示出了根据本专利技术另一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；图5示出了根据本专利技术另一实施方式的半导体器件的制作方法的步骤流程图；图6示出了根据本专利技术一实施方式的半导体器件的结构示意图；图7示出了根据本专利技术一实施方式的电子装置的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，包括下述步骤：提供半导体衬底，在所述半导体衬底上形成多个堆叠栅结构，每个所述堆叠栅结构包括自下而上依次形成的浮栅氧化层、浮栅、栅极介质层和控制栅，在所述堆叠栅结构之上还残余有硬掩膜材料层；形成覆盖所述半导体衬底、堆叠栅结构和硬掩膜材料层的间隙壁材料层；去除所述残余的硬掩膜材料层以及部分间隙壁材料层以露出部分控制栅；使所述露出的部分控制栅转变为硅化物；形成覆盖所述多个堆叠栅结构的隔离层，所述隔离层使得所述堆叠栅结构之间形成高度与所述堆叠栅结构一致的空隙。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括下述步骤：提供半导体衬底，在所述半导体衬底上形成多个堆叠栅结构，每个所述堆叠栅结构包括自下而上依次形成的浮栅氧化层、浮栅、栅极介质层和控制栅，在所述堆叠栅结构之上还残余有硬掩膜材料层；形成覆盖所述半导体衬底、堆叠栅结构和硬掩膜材料层的间隙壁材料层；去除所述残余的硬掩膜材料层以及部分间隙壁材料层以露出部分控制栅；使所述露出的部分控制栅转变为硅化物；形成覆盖所述多个堆叠栅结构的隔离层，所述隔离层使得所述堆叠栅结构之间形成高度与所述堆叠栅结构一致的空隙。2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述去除残余的硬掩膜材料层以及部分间隙壁材料层以露出部分控制栅的步骤包括：形成包围所述残余硬掩膜材料层的缓冲层；形成填充所述多个堆叠栅结构之间间隙的牺牲隔离层，所述牺牲隔离层具有空隙；去除所述残余的硬掩膜材料层、缓冲层以及部分牺牲隔离层和部分间隙壁材料层以露出部分控制栅。3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述去除残余的硬掩膜材料层以及部分间隙壁材料层以露出部分控制栅的步骤还包括：去除剩余的所述牺牲隔离层以及所述堆叠栅结构顶部侧壁残余的间隙壁材料层。4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述去除残余的硬掩膜材料层以及部分间隙壁材料层以露出部分控制栅的步骤包括：在所述间隙壁材料层之上形成蚀刻停止层；形成填充所述多个堆叠栅结构之间间隙的牺牲隔离层；去除所述残余的硬掩膜材料层，以及部分牺牲隔离层和部分间隙...

【专利技术属性】
技术研发人员：韩亮，杨海玩，金龙灿，仇圣棻，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31