一种半导体器件及其制作方法和电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制作方法和电子装置，涉及半导体技术领域。所述半导体器件包括：半导体衬底；位于所述半导体衬底上的若干芯片；环绕每个所述芯片的密封环，其中所述密封环包括多层绝缘层和形成于每层所述绝缘层内的若干空心的通孔结构。所述空心的通孔结构包括形成于每层所述绝缘层内的通孔，和依次形成于所述通孔的底部和侧壁上并密封所述通孔的开口的扩散阻挡层和种子层。本发明专利技术的半导体器件的包括密封环，该密封环包括空心的若干通孔结构，对于由于切割工艺或其他环境等产生的应力有更好的缓冲作用，从而可有效避免应力对芯片的伤害而产生的分层缺陷，更进一步提高了器件的良率和性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制作方法和电子装置。
技术介绍
在微电子器件的生产中，集成电路形成在半导体衬底上，所述衬底通常主要由硅构成，也可使用诸如砷化镓或铜、铝金属层等其他材料。随着半导体工艺及集成电路产业的发展，芯片的特征尺寸不断减小，单个半导体衬底所包含的芯片单元越来越多。因此，采用划片处理将衬底切割成可被封装的微电子器件芯片。然而随着半导体器件尺寸的不断缩小，40nm节点以下半导体工艺中，成品衬底在后期激光切槽和金刚石划片切割工艺过程中极易出现分层现象(delaminationdefect)。目前解决分层现象的方法主要有以下两种，一是在切割道区域的最上层的钝化层中打开一个开口；二是减小切割道中测试焊垫和铜金属层的虚拟尺寸来避免被激光切割而受到应力。然而上述方法均不能很好的避免分层现象的产生。附图1所示是现有技术中具有密封环的半导体器件的结构示意图。在芯片区域的外围具有划片切割区域，在划片切割区域和芯片区域之间，环绕整个芯片区域制作了密封环(sealring)，以有效改善划片引起的裂纹及剥离现象对芯片区域的伤害。密封环形成于半导体衬底表面的金属与介质层叠层中。密封环可以是通过介电层中的通孔连接起来的金属堆叠结构，也可以是其他可以缓冲机械应力的结构。分层现象产生的原因是因为当激光切槽过程中遇到铜焊垫(pad)时会产生应力，应力传递到芯片中被释放，于是产生了分层现象。而目前的普通的密封环(sealring)无法阻挡该应力，低介电常数材料在新一代半导体工艺中的使用，大大降低了半导体衬底材料的断裂韧度和不同介质层间的粘附力，在划片切割过程中各介质层分层和裂纹的影响范围因此而扩大了。切割引起的分层和裂纹通常产生在芯片边缘处，并向中间延伸，严重威胁到芯片上功能器件的完整性和成品率。因此，有必要提出一种新的半导体器件，以解决现有技术的不足。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题，本专利技术实施例一提供一种半导体器件，包括：半导体衬底；位于所述半导体衬底上的若干芯片；环绕每个所述芯片的密封环，其中所述密封环包括多层绝缘层和形成于每层所述绝缘层内的若干空心的通孔结构。进一步，所述空心的通孔结构包括形成于每层所述绝缘层内的通孔，和依次形成于所述通孔的底部和侧壁上并密封所述通孔的开口的扩散阻挡层和种子层。进一步，所述扩散阻挡层和所述种子层的厚度之和小于所述通孔的半径。进一步，所述扩散阻挡层的材料为钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。进一步，所述种子层为铜种子层。进一步，所述通孔结构的关键尺寸小于45nm。进一步，所述绝缘层为低k介电材料。进一步，在所述密封结构的两侧、所述芯片边缘外侧还形成有层叠的金属互连结构和位于金属互连结构上的测试焊垫。本专利技术实施例二提供一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有若干芯片；形成环绕所述芯片的密封环，其中所述密封环包括多层绝缘层和形成于每层所述绝缘层内的若干空心的通孔结构。进一步，在所述密封环的外侧还设置有切割道，在形成所述密封结构之后还包括沿切割道对所述半导体衬底进行切割的步骤。进一步，形成所述若干空心的通孔结构的方法包括以下步骤：分别对所述切割道内沉积的每层所述绝缘层进行刻蚀，以形成若干通孔。依次在所述通孔的侧壁和底部沉积形成扩散阻挡层和种子层，其中，位于所述通孔的顶部附近的所述扩散阻挡层和所述种子层密封所述通孔的开口，以形成所述空心的通孔结构。进一步，所述通孔的关键尺寸小于45nm。进一步，所述扩散阻挡层的材料为钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。进一步，所述种子层为铜种子层。进一步，所述扩散阻挡层和所述种子层的厚度之和小于所述通孔的半径。本专利技术实施例三提供一种电子装置，该电子装置包括实施例一所述的半导体器件。综上所述，本专利技术的半导体器件的包括密封环，该密封环包括空心的若干通孔结构，对于由于切割工艺或其他环境等产生的应力有更好的缓冲作用，从而可有效避免应力对芯片的伤害而产生的分层缺陷，更进一步提高了器件的良率和性能。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出了现有技术中具有密封环的半导体器件的剖面示意图。图2示出了本专利技术一具体实施例中半导体器件的剖面示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底；位于所述半导体衬底上的若干芯片；环绕每个所述芯片的密封环，其中所述密封环包括多层绝缘层和形成于每层所述绝缘层内的若干空心的通孔结构。

【技术特征摘要】
1.一种半导体器件，包括：半导体衬底；位于所述半导体衬底上的若干芯片；环绕每个所述芯片的密封环，其中所述密封环包括多层绝缘层和形成于每层所述绝缘层内的若干空心的通孔结构。2.根据权利要求1所述的半导体器件，其特征在于，所述空心的通孔结构包括形成于每层所述绝缘层内的通孔，和依次形成于所述通孔的底部和侧壁上并密封所述通孔的开口的扩散阻挡层和种子层。3.根据权利要求2所述的半导体器件，其特征在于，所述扩散阻挡层和所述种子层的厚度之和小于所述通孔的半径。4.根据权利要求2所述的半导体器件，其特征在于，所述扩散阻挡层的材料为钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。5.根据权利要求2所述的半导体器件，其特征在于，所述种子层为铜种子层。6.根据权利要求1所述的半导体器件，其特征在于，所述通孔结构的关键尺寸小于45nm。7.根据权利要求1所述的半导体器件，其特征在于，所述绝缘层为低k介电材料。8.根据权利要求1所述的半导体器件，其特征在于，在所述密封结构的两侧、所述芯片边缘外侧还形成有层叠的金属互连结构和位于金属互连结构上的测试焊垫。9.一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有若干芯片；形成...

【专利技术属性】
技术研发人员：凌龙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31