制造分裂栅非易失性闪存单元的方法技术

本发明专利技术涉及一种在具有存储器单元区域和逻辑电路区域的衬底上形成非易失性存储器单元的方法，所述方法通过以下方式进行：在所述存储器单元区域中形成一对导电浮动栅极；在所述衬底中在所述一对浮动栅极之间形成第一源极区域；在两个区域中形成多晶硅层；在所述逻辑电路区域中在所述多晶硅层上方形成氧化物层；在所述存储器单元区域中对所述多晶硅层执行化学‑机械抛光从而在所述浮动栅极之间留下所述多晶硅层的第一区块，所述第一区块与所述多晶硅层的其余部分分开；以及选择性蚀刻所述多晶硅层的多个部分从而产生：设置在所述存储器单元区域的外区域中的所述多晶硅层的第二和第三区块，以及在所述逻辑电路区域中的所述多晶硅层的第四区块。

A method of manufacturing split gate nonvolatile flash memory unit

The invention relates to a substrate having a memory cell area and a logic circuit region formed on the nonvolatile memory cell, the method in the following ways: formed in the memory cell region of a conductive floating gate; in the substrate in the first source region is formed between the A on the floating gate; a polysilicon layer is formed in the two regions; in the logic circuit region on the polysilicon layer formed over the oxide layer; in the memory cell region of the polycrystalline silicon layer to perform chemical mechanical polishing and floating gate is left between the first block of the polycrystalline silicon layer in the separate. The first block and the rest of the polysilicon layer; and a plurality of selective etching of the polysilicon layer which is arranged on the memory unit: The second and third blocks of the polycrystalline silicon layer in the outer region of the region, and the fourth block of the polysilicon layer in the logical circuit area.

【技术实现步骤摘要】
制造分裂栅非易失性闪存单元的方法
本专利技术涉及一种具有选择栅极、浮动栅极、控制栅极和擦除栅极的非易失性闪存单元。
技术介绍
具有选择栅极(也称为字线栅极)、浮动栅极、控制栅极和擦除栅极的分裂栅非易失性闪存单元是本领域中熟知的。参见例如美国专利6,747,310和7,868,375。具有在浮动栅极上方的悬垂部的擦除栅极也是本领域中熟知的。参见例如美国专利5,242,848。所有这三篇专利均以引用方式全文并入本文中。在相同的衬底上形成具有四个栅极(选择、控制、擦除、浮动)和逻辑电路的存储器单元也是已知的。参见例如美国专利公布2015-0263040。然而，相对尺寸的控制可能是困难的。本专利技术包括更简单更稳健地形成选择栅极、擦除栅极和逻辑栅极的方法。
技术实现思路
一种形成非易失性存储器单元的方法包括：提供具有存储器单元区域和逻辑电路区域的半导体衬底；形成设置在衬底的存储器单元区域上方并与该存储器单元区域绝缘的一对导电浮动栅极；在衬底中在所述一对浮动栅极之间形成第一源极区域；在存储器单元区域和逻辑电路区域中形成位于衬底上方并与之绝缘的多晶硅层，其中多晶硅层在所述一对导电浮动栅极上方向上延伸，并与所述一对导电浮动栅极绝缘；在存储器单元区域和逻辑电路区域中在多晶硅层上方形成氧化物层；从存储器单元区域移除氧化物层；在存储器单元区域中对多晶硅层执行化学-机械抛光以使得在浮动栅极之间并在第一源极区域上方的多晶硅层的第一区块与多晶硅层的其余部分分开；以及从逻辑电路区域移除氧化物层。该方法还包括选择性蚀刻多晶硅层的多个部分以产生：设置在衬底上方的多晶硅层的第二区块，其中所述一对浮动栅极中的一者设置在多晶硅层的第一区块与第二区块之间；设置在衬底上方的多晶硅层的第三区块，其中所述一对浮动栅极中的另一者设置在多晶硅层的第一区块与第三区块之间；以及设置在衬底的逻辑电路部分上方并与该逻辑电路部分绝缘的多晶硅层的第四区块。该方法还包括：在衬底中与多晶硅层的第二区块的侧面相邻形成第一漏极区域；在衬底中与多晶硅层的第三区块的侧面相邻形成第二漏极区域；在衬底中与多晶硅层的第四区块的第一侧面相邻形成第三漏极区域；以及在衬底中与多晶硅层的第四区块的第二侧面相邻形成第二源极区域，该第二侧面与第四区块的第一侧面相对。一种形成非易失性存储器单元的方法包括：提供具有存储器单元区域和逻辑电路区域的半导体衬底；形成设置在衬底的存储器单元区域上方并与该存储器单元区域绝缘的一对导电浮动栅极；在衬底中在所述一对浮动栅极之间形成第一源极区域；在存储器单元区域和逻辑电路区域中形成位于衬底上方并与之绝缘的多晶硅层，其中多晶硅层在所述一对导电浮动栅极上方向上延伸，并与所述一对导电浮动栅极绝缘；以及在存储器单元区域中在多晶硅层上形成氧化物间隔物。该方法还包括选择性移除多晶硅层的多个部分以产生：设置在衬底上方并在所述一对导电浮动栅极之间的多晶硅层的第一区块；设置在衬底上方的多晶硅层的第二区块，其中所述一对浮动栅极中的一者设置在多晶硅层的第一区块与第二区块之间，其中多晶硅层的第二区块的侧面与氧化物间隔物中的一者的侧面对齐；设置在衬底上方的多晶硅层的第三区块，其中所述一对浮动栅极中的另一者设置在多晶硅层的第一区块与第三区块之间，其中多晶硅层的第三区块的侧面与氧化物间隔物中的一者的侧面对齐；以及设置在衬底的逻辑电路部分上方并与该逻辑电路部分绝缘的多晶硅层的第四区块。该方法还包括：在衬底中与多晶硅层的第二区块的侧面相邻形成第一漏极区域；在衬底中与多晶硅层的第三区块的侧面相邻形成第二漏极区域；在衬底中与多晶硅层的第四区块的第一侧面相邻形成第三漏极区域；以及在衬底中与多晶硅层的第四区块的第二侧面相邻形成第二源极区域，该第二侧面与第四区块的第一侧面相对。一种形成非易失性存储器单元的方法包括：提供具有存储器单元区域和逻辑电路区域的半导体衬底；形成设置在衬底的存储器单元区域上方并与该存储器单元区域绝缘的一对导电浮动栅极；在衬底中在所述一对浮动栅极之间形成第一源极区域；在存储器单元区域和逻辑电路区域中形成位于衬底上方并与之绝缘的多晶硅层，其中多晶硅层在所述一对导电浮动栅极上方向上延伸，并与所述一对导电浮动栅极绝缘；执行第一多晶硅蚀刻以移除多晶硅层的多个部分以使得在浮动栅极之间并在第一源极区域上方的多晶硅层的第一区块与多晶硅层的其余部分分开；在存储器单元区域和逻辑电路区域中在衬底上方形成氧化物层；在逻辑电路区域的第一部分中在多晶硅层上形成光刻胶的第一区块；执行氧化物蚀刻以移除氧化物层的除了至少以下部分外的多个部分：在存储器单元区域中的氧化物层的间隔物，和在光刻胶的第一区块之下的氧化物层的区块；以及在逻辑电路区域的第二部分中在多晶硅层上形成光刻胶的第二区块。该方法还包括：执行第二多晶硅蚀刻以移除多晶硅层的多个部分从而产生：设置在氧化物间隔物中的一者下方以及衬底上方的多晶硅层的第二区块，其中所述一对浮动栅极中的一者设置在多晶硅层的第一区块与第二区块之间；设置在氧化物间隔物中的一者下方以及衬底上方的多晶硅层的第三区块，其中所述一对浮动栅极中的另一者设置在多晶硅层的第一区块与第三区块之间；设置在逻辑电路区域的第一部分中的氧化物层区块下方的多晶硅层的第四区块；以及设置在逻辑电路区域的第二部分中的光刻胶的第二区块下方的多晶硅层的第五区块。该方法还包括：在衬底中与多晶硅层的第二区块的侧面相邻形成第一漏极区域；在衬底中与多晶硅层的第三区块的侧面相邻形成第二漏极区域；在衬底中与多晶硅层的第四区块的第一侧面相邻形成第三漏极区域；在衬底中与多晶硅层的第四区块的第二侧面相邻形成第二源极区域，该第二侧面与第四区块的第一侧面相对；在衬底中与多晶硅层的第五区块的第一侧面相邻形成第四漏极区域；以及在衬底中与多晶硅层的第五区块的第二侧面相邻形成第三漏极区域，该第二侧面与第五区块的第一侧面相对。一种形成非易失性存储器单元的方法包括：提供具有存储器单元区域和逻辑电路区域的半导体衬底；形成设置在衬底的存储器单元区域上方并与该存储器单元区域绝缘的一对导电浮动栅极；在衬底中在所述一对浮动栅极之间形成第一源极区域；在存储器单元区域和逻辑电路区域中形成位于衬底上方并与之绝缘的多晶硅层，其中多晶硅层在所述一对导电浮动栅极上方向上延伸，并与所述一对导电浮动栅极绝缘；在存储器单元区域和逻辑电路区域中在多晶硅层上方形成氧化物层；在存储器单元区域和逻辑电路区域中在氧化物层上方形成BARC层；移除设置在浮动栅极上方的BARC和氧化物层的多个部分，同时维持BARC和氧化物层的与存储器单元区域中的浮动栅极间隔开并设置在逻辑电路区域中的多个部分；执行第一多晶硅蚀刻以移除所述一对浮动栅极上方的多晶硅层的一部分，以使得在浮动栅极之间并在第一源极区域上方的多晶硅层的第一区块与多晶硅层的其余部分分开；以及移除BARC和氧化物层的其余部分。该方法还包括选择性蚀刻多晶硅层的多个部分以产生：设置在衬底上方的多晶硅层的第二区块，其中所述一对浮动栅极中的一者设置在多晶硅层的第一区块与第二区块之间；设置在衬底上方的多晶硅层的第三区块，其中所述一对浮动栅极中的另一者设置在多晶硅层的第一区块与第三区块之间；以及设置在衬底的逻辑电路部分上方并与该逻辑电路部分绝缘本文档来自技高网...

【技术保护点】
一种形成非易失性存储器单元的方法，包括：提供具有存储器单元区域和逻辑电路区域的半导体衬底；形成设置在所述衬底的所述存储器单元区域上方并与所述存储器单元区域绝缘的一对导电浮动栅极；在所述衬底中在所述一对浮动栅极之间形成第一源极区域；在所述存储器单元区域和所述逻辑电路区域中形成位于所述衬底上方并与之绝缘的多晶硅层，其中所述多晶硅层在所述一对导电浮动栅极上方向上延伸，并与所述一对导电浮动栅极绝缘；在所述存储器单元区域和所述逻辑电路区域中在所述多晶硅层上方形成氧化物层；从所述存储器单元区域移除所述氧化物层；在所述存储器单元区域中对所述多晶硅层执行化学‑机械抛光，以使得在所述浮动栅极之间并在所述第一源极区域上方的所述多晶硅层的第一区块与所述多晶硅层的其余部分分开；从所述逻辑电路区域移除所述氧化物层；对所述多晶硅层的多个部分进行选择性蚀刻以产生：设置在所述衬底上方的所述多晶硅层的第二区块，其中所述一对浮动栅极中的一者设置在所述多晶硅层的所述第一区块与所述第二区块之间，设置在所述衬底上方的所述多晶硅层的第三区块，其中所述一对浮动栅极中的另一者设置在所述多晶硅层的所述第一区块与所述第三区块之间，以及设置在所述衬底的所述逻辑电路区域上方并与所述逻辑电路区域绝缘的所述多晶硅层的第四区块；在所述衬底中与所述多晶硅层的所述第二区块的侧面相邻形成第一漏极区域；在所述衬底中与所述多晶硅层的所述第三区块的侧面相邻形成第二漏极区域；在所述衬底中与所述多晶硅层的所述第四区块的第一侧面相邻形成第三漏极区域；以及在所述衬底中与所述多晶硅层的所述第四区块的第二侧面相邻形成第二源极区域，所述第二侧面与所述第四区块的所述第一侧面相对。...

【技术特征摘要】
1.一种形成非易失性存储器单元的方法，包括：提供具有存储器单元区域和逻辑电路区域的半导体衬底；形成设置在所述衬底的所述存储器单元区域上方并与所述存储器单元区域绝缘的一对导电浮动栅极；在所述衬底中在所述一对浮动栅极之间形成第一源极区域；在所述存储器单元区域和所述逻辑电路区域中形成位于所述衬底上方并与之绝缘的多晶硅层，其中所述多晶硅层在所述一对导电浮动栅极上方向上延伸，并与所述一对导电浮动栅极绝缘；在所述存储器单元区域和所述逻辑电路区域中在所述多晶硅层上方形成氧化物层；从所述存储器单元区域移除所述氧化物层；在所述存储器单元区域中对所述多晶硅层执行化学-机械抛光，以使得在所述浮动栅极之间并在所述第一源极区域上方的所述多晶硅层的第一区块与所述多晶硅层的其余部分分开；从所述逻辑电路区域移除所述氧化物层；对所述多晶硅层的多个部分进行选择性蚀刻以产生：设置在所述衬底上方的所述多晶硅层的第二区块，其中所述一对浮动栅极中的一者设置在所述多晶硅层的所述第一区块与所述第二区块之间，设置在所述衬底上方的所述多晶硅层的第三区块，其中所述一对浮动栅极中的另一者设置在所述多晶硅层的所述第一区块与所述第三区块之间，以及设置在所述衬底的所述逻辑电路区域上方并与所述逻辑电路区域绝缘的所述多晶硅层的第四区块；在所述衬底中与所述多晶硅层的所述第二区块的侧面相邻形成第一漏极区域；在所述衬底中与所述多晶硅层的所述第三区块的侧面相邻形成第二漏极区域；在所述衬底中与所述多晶硅层的所述第四区块的第一侧面相邻形成第三漏极区域；以及在所述衬底中与所述多晶硅层的所述第四区块的第二侧面相邻形成第二源极区域，所述第二侧面与所述第四区块的所述第一侧面相对。2.根据权利要求1所述的方法，还包括：形成一对导电控制栅极，所述导电控制栅极各自设置在所述浮动栅极中的一者上方并与之绝缘。3.一种形成非易失性存储器单元的方法，包括：提供具有存储器单元区域和逻辑电路区域的半导体衬底；形成设置在所述衬底的所述存储器单元区域上方并与所述存储器单元区域绝缘的一对导电浮动栅极；在所述衬底中在所述一对浮动栅极之间形成第一源极区域；在所述存储器单元区域和所述逻辑电路区域中形成位于所述衬底上方并与之绝缘的多晶硅层，其中所述多晶硅层在所述一对导电浮动栅极上方向上延伸，并与所述一对导电浮动栅极绝缘；在所述存储器单元中在所述多晶硅层上形成氧化物间隔物；选择性移除所述多晶硅层的多个部分以产生：设置在所述衬底上方以及所述一对导电浮动栅极之间的所述多晶硅层的第一区块，设置在所述衬底上方的所述多晶硅层的第二区块，其中所述一对浮动栅极中的一者设置在所述多晶硅层的所述第一区块与所述第二区块之间，其中所述多晶硅层的所述第二区块的侧面与所述氧化物间隔物中的一者的侧面对齐，设置在所述衬底上方的所述多晶硅层的第三区块，其中所述一对浮动栅极中的另一者设置在所述多晶硅层的所述第一区块与所述第三区块之间，其中所述多晶硅层的所述第三区块的侧面与所述氧化物间隔物中的一者的侧面对齐，以及设置在所述衬底的所述逻辑电路区域上方并与所述逻辑电路区域绝缘的所述多晶硅层的第四区块；在所述衬底中与所述多晶硅层的所述第二区块的所述侧面相邻形成第一漏极区域；在所述衬底中与所述多晶硅层的所述第三区块的所述侧面相邻形成第二漏极区域；在所述衬底中与所述多晶硅层的所述第四区块的第一侧面相邻形成第三漏极区域；以及在所述衬底中与所述多晶硅层的所述第四区块的第二侧面相邻形成第二源极区域，所述第二侧面与所述第四区块的所述第一侧面相对。4.根据权利要求3所述的方法，还包括：形成一对导电控制栅极，所述导电控制栅极各自设置在所述浮动栅极中的一者上方并与之绝缘。5.根据权利要求3所述的方法，其中选择性移除所述多晶硅层包括：在所述存储器单元区域中对所述多晶硅层执行化学-机械抛光，以使得所述多晶硅层的所述第一区块与所述多晶硅层的其余部分分开；以及执行多晶硅蚀刻以移除与所述氧化物间隔物相邻的所述多晶硅层的多个部分。6.根据权利要求3所述的方法，其中选择性移除所述多晶硅层包括：在所述衬底的所述逻辑电路区域中在所述多晶硅层上形成光刻胶区块；执行多晶硅蚀刻，所述多晶硅蚀刻移除与所述光刻胶区块相邻、与所述氧化物间隔物相邻并在所述浮动栅极上方的所述多晶硅层的多个部分。7.根据权利要求3所述的方法，其中选择性移除所述多晶硅层包括：在所述衬底的所述逻辑电路区域中在所述多晶硅层上形成光刻胶；执行第一多晶硅蚀刻，所述第一多晶硅蚀刻移除与所述氧化物间隔物相邻并在所述浮动栅极上方的所述多晶硅层的多个部分；移除所述光刻胶的多个部分，从而留下光刻胶的区块；执行第二多晶硅蚀刻，所述第二多晶硅蚀刻移除与所述光刻胶区块相邻的所述多晶硅层的多个部分。8.一种形成非易失性存储器单元的方法，包括：提供具有存储器单元区域和逻辑电路区域的半导体衬底；形成设置在所述衬底的所述存储器单元区域上方并与所述存储器单元区域绝缘的一对导电浮动栅极；在所述衬底中在所述一对浮动栅极之间形成第一源极区域；在所述存储器单元区域和所述逻辑电路区域中形成位于所述衬底上方并与之绝缘的多晶硅层，其中所述多晶硅层在所述一对导电浮动栅极上方向上延伸，并与所述一对导电浮动栅极绝缘；执行第一多晶硅蚀刻以移除所述多晶硅层的多个部分，以使得在所述浮动栅极之间并在所述第一源极区域上方的所述多晶硅层的第一区块与所述多晶硅层的其余部分分开；在所述存储器单元区域和所述逻辑电路区域中在所述衬底上方形成氧化物层；在所述逻辑电路区域的第一部分中在所述多晶硅层上形成第一光刻胶区块；执行氧化物蚀刻以移除所述氧化物层的除了至少以下部分外的多个部...

【专利技术属性】
技术研发人员：C王，L邢，A刘，M刁，X刘，N杜，
申请(专利权)人：硅存储技术公司，
类型：发明
国别省市：美国,US