栅长可调的标准单元版图设计方法及其装置制造方法及图纸

一种栅长可调的标准单元版图设计方法，包括：提供具有固定栅长的标准单元的版图；对版图中的至少一条栅图形的栅长进行调整，以待调整的栅图形的第一边或第二边为待调整边，另一边为固定边，其中，对于每一条待调整的栅图形进行调整的步骤包括：将待调整的栅图形的待调整边的第一坐标值变化ΔL，使其栅长变动ΔL的绝对值；以及将在第一坐标轴中位于待调整边与固定边之间的其他掩膜图形的顶点的第一坐标值变化ΔL/2，以及将在第一坐标轴中位于待调整边旁侧的其他掩膜图形的顶点的第一坐标值变化ΔL，使其他掩膜图形与待调整的栅图形的相对位置保持不变。实现了栅长可调整的版图设计自动化的同时，实现了通过调整版图中的栅长降低电路功耗的目的。

【技术实现步骤摘要】

本专利技术涉及集成电路设计自动化领域，更具体地说，涉及一种栅长可调的标准单元版图设计方法及其装置。
技术介绍
在集成电路设计中，高性能、低功耗也已成为集成电路芯片设计追求的目标。对于CMOS集成电路，影响功耗的因素主要包括动态功耗和静态功耗，动态功耗来自于器件逻辑电平变化的动态电流引起的功耗，静态功耗来自于器件不工作时的静态泄漏电流，目前，随着器件的集成度不断提高，工艺节点的进入纳米时代，器件尺寸不断减小，引起器件泄漏电流的不断增加，集成电路芯片的静态功耗在总体功耗中占据了主要的地位。而且，集成电路芯片功耗的上升会引起芯片温度的上升，而芯片温度的上升引起 器件泄漏电流的指数式上升，进一步导致芯片功耗的上升，如此的循环作用给低功耗的集成电路设计提出了挑战。目前，现有的低功耗设计技术主要是基于器件级别的电路设计或功能电路的设计，例如多阈值逻辑门和功率控制电路设计等，多阈值逻辑门的设计主要是在不同的应用上采用不同阈值的逻辑门器件，在确保电路性能得到满足的情况下，使器件的泄漏电流最小；对于功率控制电路的设计是通过功率控制电路将功能电路的电源受控，在电路不需要工作时，功率控制电路截断对应功能电路的电源，使其泄漏电流基本为零，从而实现低功耗。除了上述基于器件的电路设计来减小功耗的方法之外，为了尽可能降低集成电路的功耗，还可以在集成电路版图设计的阶段就进行优化。但现有的集成电路版图是基于固定栅长的标准单元进行设计的，在设计时，参数的微小变化都要手工调整整个标准单元版图，这制约了优化参数的物理版图设计的自动化实现，难以通过对物理版图中局部或整体的栅长的调整实现集成电路功耗的降低。
技术实现思路
本专利技术实施例提供一种栅长可调的标准单元版图设计方法及装置，通过坐标值的调整实现可调栅长的标准单元版图设计，减小器件的泄漏电流，降低整个电路的静态功耗。为实现上述目的，本专利技术实施例提供了如下技术方案一种可调栅长的标准单元版图设计方法，包括提供具有固定栅长的标准单元的版图，版图内的栅图形沿同一方向设置，版图的第一坐标轴沿栅长方向；对版图中的至少一条栅图形的栅长进行调整，栅图形具有第一边和与其相对的第二边，第一边和第二边的方向为沿与第一坐标轴正交的方向，以待调整的栅图形的第一边或第二边为待调整边，另一边为固定边，其中，对于每一条待调整的栅图形进行调整的步骤包括将栅图形的待调整边的第一坐标值变化AL，使其栅长变动AL的绝对值；以及将在第一坐标轴中位于待调整边与固定边之间的其他掩膜图形的顶点的第一坐标值变化AL/2，以及将在第一坐标轴中位于待调整边旁侧的其他掩膜图形的顶点的第一坐标值变化AL，使其他掩膜图形与待调整的栅图形的相对位置保持不变。可选地，依次对版图中的多条栅图形的栅长进行调整。可选地，按照栅图形的第一坐标值依次对版图中的多条栅图形的栅长进行调整。可选 地，所有待调整的栅图形的待调整边为同一边。可选地，对版图中的多条栅图形的栅长进行调整，从位于第一坐标轴中部的一条掩膜图形的位置为起点，同时对该起点两侧的待调整的栅图形进行调整，且其ー侧的所有待调整的栅图形的待调整边为ー边，另ー侧的所有待调整的栅图形的待调整边为另ー边。一种可调栅长的标准单元版图设计装置，包括版图提供単元，用于提供具有固定栅长的标准单元的版图，版图内的栅沿同一方向设置，版图的第一坐标轴沿栅长方向；栅长调整単元，用于对版图中的至少一条栅图形的栅长进行调整，栅图形具有第一边和与其相对的第二边，第一边和第二边的方向为沿与第一坐标轴正交的方向，待调整的栅图形的第一边或第二边为待调整边，另ー边为固定边，其中，栅长调整単元包括待调整的栅图形变动单元，用于将待调整的栅图形的待调整边的第一坐标值变化AL,使其栅长变动AL的绝对值；以及，其他掩膜图形调整单元，用于将位于待调整边与固定边之间的其他掩膜图形的顶点的第一坐标值变化△しぬ，以及将位于待调整边旁侧的其他掩膜图形的顶点的第一坐标值变化AL,使其他掩膜图形与待调整的栅图形的相对位置保持不变。与现有技术相比，上述技术方案具有以下优点本专利技术实施例的可调栅长的标准单元版图设计方法和装置，在固定栅长的标准单元的集成电路设计版图的基础上，通过对标准単元版图中的局部的栅图形的从栅图形的某一边进行第一坐标值的变化(増加或减小)，同时对其他掩膜图形第一坐标值变化相应的值，在栅长可调整的版图设计自动化实现同时，实现了通过调整版图中的栅长降低电路功耗的目的。附图说明通过附图所示，本专利技术的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图I为本专利技术的可调栅长的标准单元版图设计方法的流程图；图2为本专利技术实施例的具有固定栅长的标准单元的版图的示意图；图3为对本专利技术实施例的标准单元版图调整前后对比示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。正如
技术介绍
中的描述，在集成电路设计中，低功耗是目前芯片设计追求的目标，尤其是器件尺寸进ー步减小后，泄漏电流引起的静态功耗在总体功耗中占据了主要的地位，而目前多是从器件设计或功能电路设计上来减小静态功耗的，而随着对功耗要求的进ー步提高，需要更进一歩的方法来减小整体电路的功耗。为了降低电路的功耗，可以在电路设计以及版图设计阶段中来考虑功耗降低的问题，在集成电路版图设计阶段，可以通过増加栅长来降低电路中的泄漏电流，但现有的集成电路版图是基于固定栅长的标准单元进行设计的，在设计时，參数的微小变化都要手工调整整个版图，这制约了优化參数的物理版图设计的自动化实现，难以通过对物理版图中局部或整体的栅长的调整实现集成电路功耗的降低。为此，本专利技术提出了一种可调栅长的标准单元版图设计方法，包括 提供具有固定栅长的标准单元的版图，版图内的栅图形沿同一方向设置，版图的第一坐标轴沿栅长方向；对版图中的至少一条栅图形的栅长进行调整，栅图形具有第一边和与其相対的第ニ边，第一边和第二边的方向为沿与第一坐标轴正交的方向，以待调整的栅图形的第一边或第二边为待调整边，另ー边为固定边，其中，对于每一条待调整的栅图形进行调整的步骤包括将待调整的栅图形的待调整边的第一坐标值变化AL,使其栅长变动AL的绝对值；以及将在第一坐标轴中位于待调整边与固定边之间的其他掩膜图形的顶点的第一坐标值变化△しぬ，以及将在第一坐标轴中位于待调整边旁侧的其他掩膜图形的顶点的第一坐标值变化AL，使其他掩膜图形与待调整的栅图形的相对位置保持不变。在本专利技术中，将待调整的栅图形的待调整边的第一坐标值变化AL，以及将位于第一坐标轴上不同区域的掩膜图形的第一坐标值变化了不同的数值，来实现栅长的可调整。其中，第一坐标值上的不同区域由待调整的栅图形的待调整边和固定边来划分的，也就是说，栅图形的待调整边和固定边将整个坐标轴划分为三个区域，即固定边旁侧、待调整边与固定边之间以及待调整边旁侧，參考图2所示，以此图例中的坐标轴本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：吴玉平，刘磊，陈天佐，吕志强，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：