沟槽式分离栅只读性闪存存储单元结构形成方法以及操作方法技术

一种沟槽式分离栅只读性闪存存储单元结构形成方法以及操作方法，将辅助栅极设计在一栅极一侧的沟槽内部，并且将源极设计在其下部，因此可以降低两者所占面积比例而提高密度的效果。共源极于深ｎ型井可降低读取时的源极电阻及工艺技术上挖取接触窗的困难度。而且在编程时，还能确保热电子加速方向与到浮动栅极方向一致，因此可以加快执行的效率。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种只读性闪存存储单元结构形成方法与操作方法，且特别涉及一种沟槽式分离栅(Trenched Split Gate)只读性闪存存储单元结构形成方法以及操作方法。近年来只读性存储单元受便携式电子产品需求所影响，有明显增加需求的现象，闪存由于技术日趋成熟，成本下降，不仅刺激购买意愿，而且有新的市场应用。如数字照相机的底片、个人随身电子记事簿的内存、个人MP3随身听、电子答录装置、可程序化IC等等均是闪存应用的市场。闪存承接以往可电性编码只读存储器(EPROM)，以N型信道为存储单元，并以信道热电子为主轴的编码方式，因此约有百分之七十到八十的市场以此为设计基础。在所有的闪存组件中，分离栅式的架构是所有运用热电子注入做为编码机制中效率最高的一种。传统的堆栈式闪存所能运用CHEI(Channel Hot Electron Injection)、或者是在基板上加上负向电压来增加效率的CHISEL(Channel Initiated SecondaryElectron Injection)这两种热电子注入编码的操作方式，均只能达到10-6～10-8的效率(栅极电流除以漏极电流)。但在分离栅式闪存所能运用的SSI(Source Side Injection)热电子注入编码机制，却能达到10-4～10-6的高效率。如附图说明图1所示，是公知的一种分离栅式闪存示意图。此种分离栅式闪存又称为SISOS(Sidewall Select-Gate On the Source side)，当进行编程时在控制栅极10输入一电压VCG＝17V，漏极端输入一电压VD＝5V，源极14与基底16所输入电压Vs＝Vsub＝0V，并加上一个选择栅极18所接收的电压VSWG＝2V，使得源极14与A点附近产生5V的电位差，加速电子的射出，并通过控制栅极10的电压VCG＝17V的作用将电子导入到悬浮栅极20内部，其中选择栅极18可以控制源极14与A点产生的大电场，而有效提高电子射出。至于当进行抹除时，则在漏极加一电压VD＝14V，而其它接点保持0V，使得电子由浮动栅极20跑到漏极12而完成抹除运作。然而上述分离栅式闪存存储结构虽然具有极高的效率，但是其存储单元单元面积却因增加选择栅极部分，与源极所占面积无法减少，因此比其它闪存架构大，而无法增加内存的密度与提高内存容量，此外电子跨越选择栅极后注入到浮动栅极，是使用选择栅极与浮动栅极的缝隙有落大电压所造成大电场而加速的热电子，其产生加速方向并非浮动栅极方向，反而是浮动栅极与漏极电压所造成下方的空乏区，因此除非是加入很大电压于栅极端与适当漏极电压配合，使电子改变加速方向注入到浮动栅极，否则只有部分幸运电子(Lucky Electron)才有机会注入到浮动栅极。有鉴于此，本专利技术的目的就是在于提供一种，不但可以将上述选择栅极与源极所占面积比例降下来提高密集度，而且可以使电子加速的方向与注入浮动栅极，加速运作的效率。为达到上述和其它目的，本专利技术提供一种沟槽式分离栅只读性闪存存储单元结构，包括由P型基底、深N井、浅P井、源极区、沟槽式辅助栅极区、栅极区以及漏极所构成。其中，其结构由下而上分别为P型基底、深N井、浅P井；源极区位于深N井内部；沟槽式辅助栅极区位于深N井与浅P井内部，且位于源极区的上方；栅极区位于浅P井上，且位于辅助栅极区旁；以及漏极位于浅P井内，且位于栅极区旁。此外，在漏极与沟槽式辅助栅极暴露出的表面还包括一硅化金属层。上述沟槽式辅助栅极包括一多晶硅层；以及一氧化层位于多晶硅层的底部与两侧。而栅极则包括第一多晶硅层；第二多晶硅层，位于第一多晶硅层上方；以及隔离层，位于第一多晶硅层与第二多晶硅层之间与第一多晶硅层侧壁。此外隔离层可以是氧化硅-氮化硅-氧化硅(ONO)层、氧化硅-氮化硅(ON)层或是氮化硅(N)层。另外，本专利技术还提供一种沟槽式分离栅只读闪存存储单元构造形成方法，包括下列步骤首先形成一P型基底；在P型基底上接着形成一深N井；然后再形成一浅P井，位于深N井上；在浅P井上形成一栅极区，并在栅极区两侧定义出一漏极区与一辅助栅极区；再在栅极区两侧形成一间隙壁；接着在辅助栅极区的深N井与浅P井内形成一沟槽；然后在沟槽内形成一氧化层；再在沟槽下方的深N井内与漏极区的浅P井内植入一浓掺杂离子，用以分别形成源极与漏极；接着在沟槽内沉积一多晶硅层，用以形成一沟槽式辅助栅极；然后在栅极区上沉积一第一多晶硅层，用以形成一浮动栅极；在该第一多晶硅层、漏极区与沟槽上面形成一隔离层；以及最后在该隔离层上形成一第二多晶硅层，用以形成控制栅极。另外，在形成沟槽式辅助栅极之后可以包括在漏极与沟槽式辅助栅极暴露出的表面形成一层硅化金属层的步骤，以降低辅助栅极与漏极间的阻值，使得读取电流提高并减少RC延迟，而达到增快速度的作用。此外，本专利技术再提供一种沟槽式分离栅只读性闪存存储单元操作方法，其中闪存存储单元的栅极区、源极区、沟槽式辅助栅极区以及漏极区分别施加一字符线电压、一源极电压、一辅助栅电压以及一位线电压，该闪存存储单元结构的底部由上而下为浅P井、深N井以及P型基底所构成，其中源极区位于深N井内部，沟槽式辅助栅极区位于源极区上方，且位于浅P井与深N井内部，该操作方法包括下列步骤执行一编码操作时，字符线电压是一高准位电压，位线电压是一准位相对低于字符线电压的电压，源极电压一准位相对低于字符线电压的电压，且低于位线电压，辅助栅电压是一准位相对低于字符线电压的电压，且低于位线电压；执行一抹除操作时，字符线电压是一低准位电压，位线电压是一准位相对高于字符线电压的电压，源极是一准位相对高于字符线电压，但低于位线电压的电压，辅助栅电压也是一准位相对高于字符线电压但低于位线电压的电压；执行一读取操作时，字符线电压是一较高准位电压，源极电压是一相对低于字符线电压的电压，位线电压的准位相对高于源极电压的电压，辅助栅电压也是相对高于源极电压的电压。为使本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明在图中，我们由下而上依序形成P型基底100、深N井102、浅P井104，而以浓掺杂离子(N+离子)所形成的源极区106则位于深N井内部，至于在源极区106的上方则为一沟槽式辅助栅极区108，其位于深N井102与浅P井104内部，并由一多晶硅层110与一氧化层112所构成，其中氧化层112位于多晶硅层110的底部与两侧。至于栅极114则位于浅P井104上与辅助栅极区108旁，其包括由一第一多晶硅层116(用以做为浮动栅极)，位于第一多晶硅层116上方的第二多晶硅层118，以及一隔离层120位于第一多晶硅层116与第二多晶硅层118之间和第一多晶硅层116侧壁，该隔离层120可以是氧化硅-氮化硅-氧化硅(ONO)层、氧化硅-氮化硅(ON)层或是氮化硅(N)层。而以浓掺杂离子(N+离子)所形成的漏极107位于栅极114的一侧浅P井104内。另外，在漏极107与多晶硅层110曝露出的表面还包括一层硅化金属层122，以降低辅助栅极与漏极107间的阻值，使得读取电流提高并减少RC延迟，而达到增快速度的作用。由于我们将公知的占面积约百分之五十的辅助栅极区(图1称为选择栅极)与源极区，以自我本文档来自技高网...

【技术保护点】
一种沟槽式分离栅只读性闪存存储单元结构，其特征在于：包括：一Ｐ型基底；一深Ｎ井，位于该Ｐ型基底上；一浅Ｐ井，位于该深Ｎ井上；一源极区，位于该深Ｎ井内部；一沟槽式辅助栅极区，位于该深Ｎ井与该浅Ｐ井内部，且位于该源极区的上方 ；一栅极区，位于该浅Ｐ井上，且位于该辅助栅极区旁；一漏极，位于该浅Ｐ井内，且位于该栅极区旁。

【技术特征摘要】
【国外来华专利技术】1.一种沟槽式分离栅只读性闪存存储单元结构，其特征在于包括一P型基底；一深N井，位于该P型基底上；一浅P井，位于该深N井上；一源极区，位于该深N井内部；一沟槽式辅助栅极区，位于该深N井与该浅P井内部，且位于该源极区的上方；一栅极区，位于该浅P井上，且位于该辅助栅极区旁；一漏极，位于该浅P井内，且位于该栅极区旁。2.根据权利要求1所述的沟槽式分离栅只读性闪存存储单元结构，其特征在于该沟槽式辅助栅极包括一多晶硅层；一氧化层，位于该多晶硅层的底部与两侧。3.根据权利要求1所述的沟槽式分离栅只读性闪存存储单元结构，其特征在于还包括一金属硅化层，位于该漏极与该沟槽式辅助栅极区暴露出的表面。4.根据权利要求1所述的沟槽式分离栅只读性闪存存储单元结构，其特征在于该栅极包括一第一多晶硅层；一第二多晶硅层，位于该第一多晶硅层上方；一隔离层，位于该第一多晶硅层与该第二多晶硅层之间与第一多晶硅层侧壁。5.根据权利要求4所述的沟槽式分离栅只读性闪存存储单元结构，其特征在于该隔离层包括一氮化硅层。6.一种沟槽式分离栅只读性闪存存储单元结构形成方法，其特征在于包括下列步骤形成一P型基底；在该P型基底上形成一深N井；在该深N井上形成一浅P井；在该浅P井上形成一栅极区，并在该栅极区两侧定义出一漏极区与一辅助栅极区；在栅极区两侧形成一间隙壁；在该辅助栅极区的深N井与浅P井内形成一沟槽；在该沟槽内形成一氧化层；在该沟槽下方的深N井内与漏极区的浅P井内植入一浓掺杂离子，用以分别形成源极与漏极；在沟槽内沉积一多晶硅层，用以形成一沟槽式辅助栅极；在该栅极区上沉积一第一多晶硅层，用以形成一浮动栅极；在该第一多晶硅层、漏极区与沟槽上面形成一隔离层；在该隔离层上形成一第二多晶硅层，用以形成控制栅极。7.根据权利要求6所述的沟槽式分离栅只读性闪存存储单元结构形成方法，其特征在于该间隙壁与该隔离层包括一氮化硅层。8.根据权利要求6所述的沟槽式分离栅只读性闪存存储单元结构形成方法，其...

【专利技术属性】
技术研发人员：吴孟益，李昆鸿，陈福元，周秀芬，杨青松，金雅琴，徐清祥，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]