存储元件及存储器阵列制造技术

本发明专利技术公开了一种存储元件，存储元件包括存储单元及电压传输装置。存储单元包括浮接栅极晶体管、字符线晶体管、第一电容元件及第二电容元件。浮接栅极晶体管具有第一端、第二端及浮接栅极，浮接栅极晶体管的第一端接收位线信号。字符线晶体管的第一端耦接于浮接栅极晶体管的第二端，字符线晶体管的第二端接收第三电压，而字符线晶体管的控制端接收字符线信号。电压传输装置在禁止操作期间输出第二电压，并在写入操作或清除操作期间输出第一电压。第一电容元件耦接于电压传输装置及浮接栅极，并接收第一控制信号。第二电容元件接收第二控制信号。

Memory element and memory array

The invention discloses a memory element, which comprises a storage unit and a voltage transmission device. The memory unit includes a floating gate transistor, a character line transistor, a first capacitor element, and a two capacitor element. The floating gate transistor has a first end, a second end, and a floating gate, and the first end of the floating gate transistor receives the bit line signal. The first end of the character line transistor is coupled to the second end of the floating gate transistor, and the second end of the character line transistor receives the third voltage, while the control terminal of the character line transistor receives the character line signal. The voltage transmission device outputs the second voltage during the inhibit operation and outputs the first voltage during the write operation or the erase operation. The first capacitor element is coupled to the voltage transmission device and the floating grid and receives the first control signal. The second capacitor element receives the second control signal.

【技术实现步骤摘要】
存储元件及存储器阵列
本专利技术是有关于一种存储元件，特别是一种具有电压传输装置的存储元件。
技术介绍
电子式可复写非挥发性存储器是一种可在没有电源的情况下，保存所储存的信息的存储器，并且可在存储器上件后由其他程序复写。由于非挥发性存储器所能应用的范围相当广泛，因此将非挥发性存储器与主要电路嵌入在同一块芯片的做法也成为一种趋势，特别是像个人电子装置这种对于电路面积有严格限制的应用中。现有技术的非挥发性存储元件可包括一个用以保存数据的浮接栅极晶体管，以及一或二个用以控制浮接栅极晶体管以执行对应操作的选择晶体管。由于存储单元的所有操作，例如写入操作、清除操作、禁止操作及读取操作，都须由选择晶体管控制，因此选择晶体管常需操作在高电压，而必须以具高临界电压的晶体管来实做。然而，因为选择晶体管具有高临界电压，所以存储单元的读取操作也须以高电压驱动，因而拉长了读取数据所需的时间，也增加了不必要的电能损耗。因此如何加速读取过程，并降低读取电压的需求就成为了有待解决的问题。
技术实现思路
为了能够较先前技术加速存储单元的读取过程，并减少不必要的电能损耗，本专利技术的一实施例提供一种存储元件。存储元件包括：第一电压传输装置及第一存储单元。第一电压传输装置根据存储元件的操作输出电压。第一存储单元包括第一浮接栅极晶体管及第一电容元件。第一浮接栅极晶体管具有第一端，第二端及浮接栅极。第一浮接栅极晶体管的第一端接收第一位线信号。第一电容元件具有第一端、第二端、控制端及基极，第一电容元件的第一端耦接于第一电压传输装置，第一电容元件的控制端耦接于第一浮接栅极晶体管的浮接栅极，而第一电容元件的基极接收第一控制信号。第一电容元件及第一电压传输装置都设置在第一N井区。在第一存储单元的写入操作或清除操作期间，第一电容元件的第一端接收第一电压传输装置输出的第一电压。在第一存储单元的禁止操作期间，第一电容元件的第一端接收第一电压传输装置输出的第二电压。第一电压大于第二电压。本专利技术的一实施例提供一种存储器阵列，存储器阵列包括至少一列存储元件。同一列的每一存储元件包括第一电压传输装置、第二电压传输装置、第一存储单元及第二存储单元。第一电压传输装置接收禁止操作信号，并根据第一传输栅极控制信号输出电压。第二电压传输装置接收所述禁止操作信号，并根据第二传输栅极控制信号输出电压。第一存储单元包括第一浮接栅极晶体管、第一电容元件、第一字符线晶体管及第二电容元件。第一浮接栅极晶体管具有第一端、第二端及浮接栅极，第一浮接栅极晶体管的第一端接收第一位线信号。第一电容元件具有第一端、第二端、控制端及基极，第一电容元件的第一端耦接于第一电压传输装置，第一电容元件的控制端耦接于第一浮接栅极晶体管的浮接栅极，及第一电容元件的基极接收第一控制信号。第一字符线晶体管具有第一端、第二端及控制端，第一字符线晶体管的第一端耦接于第一浮接栅极晶体管的第二端，第一字符线晶体管的第二端接收第三电压，而第一字符线晶体管的控制端用以接收字符线信号。第二电容元件耦接于第一浮接栅极晶体管的浮接栅极，并接收第二控制信号。第二存储单元包括第二浮接栅极晶体管、第三电容元件、第二字符线晶体管及第四电容元件。第二浮接栅极晶体管具有第一端、第二端及浮接栅极，第二浮接栅极晶体管的第一端接收第二位线信号。第三电容元件具有第一端、第二端、控制端即基极，第三电容元件的第一端耦接于第二电压传输装置，第三电容元件的控制端耦接于第二浮接栅极晶体管的浮接栅极，而第三电容元件的基极接收第一控制信号。第二字符线晶体管具有第一端、第二端及控制端，第二字符线晶体管的第一端耦接于第二浮接栅极晶体管的第二端，第二字符线晶体管的第二端接收第三电压，而第二字符线晶体管的控制端接收字符线信号。第四电容元件耦接于第二浮接栅极晶体管的浮接栅极，并接收第二控制信号。位在同一列的复数个存储元件接收相同的禁止操作信号，相同的第一控制信号，相同的第二控制信号，及相同的字符线信号。位在同一列的复数个存储元件接收复数个相异的第一位线信号，复数个相异的第二位线信号，复数个相异的第一传输栅极控制信号，及复数个相异的第二传输栅极控制信号。附图说明图1为本专利技术一实施例的存储元件的示意图。图2为图1的存储元件的布局俯视图。图3为图2的第一电容元件及第一电压传输装置的结构示意图。图4为本专利技术另一实施例的存储元件的示意图。图5为本专利技术另一实施例的存储元件的示意图。图6为本专利技术一实施例的存储器阵列的示意图。图7为本专利技术另一实施例的存储元件的示意图。图8为本专利技术另一实施例的存储元件的示意图。图9为本专利技术另一实施例的存储元件的示意图。图10为图9的第一电容元件及第一电压传输装置的结构示意图。图11为本专利技术另一实施例的存储元件的示意图。图12为本专利技术另一实施例的存储元件的示意图。其中，附图标记说明如下：10、301至30K、50、60、存储元件70、80、90100第一存储单元110第一电容元件120第二电容元件130、730第一电压传输装置FGT1第一浮接栅极晶体管WLT1第一字符线晶体管PG1第一传输栅极晶体管PG2第二传输栅极晶体管PL、PL1至PLK第一传输栅极控制信号PL’、PL’1至PL’K第二传输栅极控制信号WL、WL1至WLM、字符线信号AWL1至AWLNGND第三电压BL、BL1至BLK、第一位线信号ABL1至ABLNCS1第一控制信号CS2第二控制信号INH禁止操作信号NW1第一N井区PW1P井区NW2第二N井区AA1、AA2、AA3主动区FG1浮接栅极131、731第一传输栅极晶体管的第一端132、732第一传输栅极晶体管的第二端133、733第一传输栅极晶体管的控制端134第二传输栅极晶体管的第一端135第二传输栅极晶体管的第二端136第二传输栅极晶体管的控制端P+P型参杂区230、330第二电压传输装置PG3第三传输栅极晶体管PG4第四传输栅极晶体管310第三电容元件320第四电容元件BL’、BL’1至BL’K第二位线信号FGT2第二浮接栅极晶体管WLT2第二字符线晶体管40存储器阵列W1至WM字符5001至500N、6001至600N、附加存储单元8001至800N、9001至900N510、610、810、910第一附加电容元件520第二附加电容元件AFGT附加浮接栅极晶体管AWLT附加字符线晶体管具体实施方式图1为本专利技术一实施例的存储元件10的示意图。存储元件10包括第一存储单元100及第一电压传输装置130。第一存储单元100包括第一浮接栅极晶体管FGT1、第一字符线晶体管WLT1、第一电容元件110及第二电容元件120。第一电压传输装置130可根据存储元件10的操作输出电压。第一浮接栅极晶体管FGT1具有第一端、第二端及浮接栅极。第一浮接栅极晶体管FGT1的第一端可接收第一位线信号BL。字符线晶体管WLT1具有第一端、第二端及控制端。字符线晶体管WLT1的第一端耦接于第一浮接栅极晶体管FGT1的第二端，字符线晶体管WLT1的第二端接收第三电压GND，而字符线晶体管WLT1的控制端可接收字符线信号WL。第一电容元件110耦接于第一电压传输装置130及第一浮接栅极晶体管FGT1的浮接栅极。第一电容元件110可接收第一控制信号CS1及第一电压传本文档来自技高网...

【技术保护点】
一种存储元件，其特征在于，包括：第一电压传输装置，用以根据所述存储元件的操作输出电压；及第一存储单元，包括：第一浮接栅极晶体管，具有第一端用以接收第一位线信号，第二端，及浮接栅极；及第一电容元件，具有第一端耦接于所述第一电压传输装置，第二端，及控制端耦接于所述第一浮接栅极晶体管的所述浮接栅极，及基极用以接收第一控制信号；其中：所述第一电容元件及所述第一电压传输装置都设置在第一N井区；在所述第一存储单元的写入操作或清除操作期间，所述第一电容元件的所述第一端接收所述第一电压传输装置输出的第一电压；在所述第一存储单元的禁止操作期间，所述第一电容元件的所述第一端接收所述第一电压传输装置输出的第二电压；及所述第一电压大于所述第二电压。

【技术特征摘要】
2016.03.10 US 15/065,8781.一种存储元件，其特征在于，包括：第一电压传输装置，用以根据所述存储元件的操作输出电压；及第一存储单元，包括：第一浮接栅极晶体管，具有第一端用以接收第一位线信号，第二端，及浮接栅极；及第一电容元件，具有第一端耦接于所述第一电压传输装置，第二端，及控制端耦接于所述第一浮接栅极晶体管的所述浮接栅极，及基极用以接收第一控制信号；其中：所述第一电容元件及所述第一电压传输装置都设置在第一N井区；在所述第一存储单元的写入操作或清除操作期间，所述第一电容元件的所述第一端接收所述第一电压传输装置输出的第一电压；在所述第一存储单元的禁止操作期间，所述第一电容元件的所述第一端接收所述第一电压传输装置输出的第二电压；及所述第一电压大于所述第二电压。2.如权利要求1所述的存储元件，其特征在于所述第一电压传输装置包括第一传输栅极晶体管，具有第一端用以接收禁止操作信号，第二端耦接于所述第一电容元件的所述第一端，及控制端用以接收传输栅极控制信号。3.如权利要求2所述的存储元件，其特征在于：在所述第一存储单元的所述写入操作期间，所述第一控制信号是在所述第一电压，所述第一位线信号是介在第四电压至第三电压的范围内，所述禁止操作信号是在所述第一电压，所述传输栅极控制信号是在第五电压，及所述第一传输栅极晶体管的所述第一端接收所述第一电压；在所述第一存储单元的禁止写入操作期间，所述第一控制信号是在所述第一电压，所述第一位线信号是介在所述第四电压至所述第三电压的所述范围内，所述禁止操作信号是在所述第二电压，所述传输栅极控制信号是在所述第五电压，及所述第一传输栅极晶体管的所述第一端接收所述第二电压；及所述第三电压小于所述第四电压，所述第四电压小于所述第五电压，且所述第五电压小于所述第二电压。4.如权利要求3所述的存储元件，其特征在于所述第一存储单元还包括：第一字符线晶体管，具有第一端耦接于所述第一浮接栅极晶体管的所述第二端，第二端用以接收所述第三电压，及控制端用以接收字符线信号；其中：在所述第一存储单元的所述写入操作期间，所述字符线信号是介在所述第四电压至所述第三电压的范围内；及在所述第一存储单元的所述禁止写入操作期间，所述字符线信号是介在所述第四电压至所述第三电压的所述范围内。5.如权利要求4所述的存储元件，其特征在于所述第一字符线晶体管具有低临界电压。6.如权利要求3所述的存储元件，其特征在于所述第一存储单元还包括：第二电容元件，耦接于所述第一浮接栅极晶体管的所述浮接栅极，并用以接收至少一第二控制信号；其中：在所述第一存储单元的所述写入操作期间，所述第二控制信号是在所述第一电压；及在所述第一存储单元的所述禁止写入操作期间，所述第二控制信号是在所述第一电压。7.如权利要求2所述的存储元件，其特征在于：在所述第一存储单元的所述清除操作期间，所述第一控制信号是在所述第一电压，所述第一位线信号是介在第四电压至第三电压的范围内，所述禁止操作信号是在所述第一电压，所述传输栅极控制信号是在第五电压，及所述第一传输栅极晶体管的所述第一端接收所述第一电压；在所述第一存储单元的禁止清除操作期间，所述第一控制信号是在所述第一电压，所述第一位线信号是介在所述第四电压至所述第三电压的所述范围内，所述禁止操作信号是在所述第二电压，所述传输栅极控制信号是在所述第五电压，及所述第一传输栅极晶体管的所述第一端接收所述第二电压；及所述第三电压小于所述第四电压，所述第四电压小于所述第五电压，且所述第五电压小于所述第二电压。8.如权利要求7所述的存储元件，其特征在于所述第一存储单元还包括：第一字符线晶体管，具有第一端耦接于所述第一浮接栅极晶体管的所述第二端，第二端用以接收所述第三电压，及控制端用以接收字符线信号；其中：在所述第一存储单元的所述清除操作期间，所述字符线信号是介在所述第四电压至所述第三电压的范围内；及在所述第一存储单元的所述禁止清除操作期间，所述字符线信号是介在所述第四电压至所述第三电压的所述范围内。9.如权利要求8所述的存储元件，其特征在于所述第一字符线晶体管具有低临界电压。10.如权利要求7所述的存储元件，其特征在于所述第一存储单元还包括：第二电容元件，耦接于所述第一浮接栅极晶体管的所述浮接栅极，并用以接收至少一第二控制信号；其中：在所述第一存储单元的所述清除操作期间，所述第二控制信号是在所述第三电压；及在所述第一存储单元的所述禁止清除操作期间，所述第二控制信号是在所述第三电压。11.如权利要求1所述的存储元件，其特征在于所述第一电压传输装置包括：第一传输栅极晶体管，具有第一端用以接收禁止操作信号，第二端耦接于所述第一电容元件的所述第一端，及控制端用以接收第一传输栅极控制信号；及第二传输栅极晶体管，具有第一端耦接于所述第一电容元件的所述第二端，第二端用以接收所述第一电压或所述第一控制信号，及控制端用以接收第二传输栅极控制信号。12.如权利要求11所述的存储元件，其特征在于：在所述第一存储单元的所述写入操作期间，所述第一控制信号是在所述第一电压，所述第一位线信号是介在第四电压至第三电压的范围内，所述禁止操作信号是在所述第二电压，所述第一传输栅极控制信号是在所述第一电压，及所述第二传输栅极控制信号是在第五电压；在所述第一存储单元的禁止写入操作期间，所述第一控制信号是在所述第一电压，所述第一位线信号是介在所述第四电压至所述第三电压的所述范围内，所述禁止操作信号是在所述第二电压，所述第一传输栅极控制信号是在所述第五电压，及所述第二传输栅极控制信号是在所述第一电压；及所述第三电压小于所述第四电压，所述第四电压小于所述第五电压，且所述第五电压小于所述第二电压。13.如权利要求12所述的存储元件，其特征在于所述第一存储单元还包括：第一字符线晶体管，具有第一端耦接于所述第一浮接栅极晶体管的所述第二端，第二端用以接收所述第三电压，及控制端用以接收字符线信号；其中：在所述第一存储单元的所述写入操作期间，所述字符线信号是介在所述第四电压至所述第三电压的范围内；及在所述第一存储单元的所述禁止写入操作期间，所述字符线信号是介在所述第四电压至所述第三电压的所述范围内。14.如权利要求12所述的存储元件，其特征在于所述第一存储单元还包括：第二电容元件，耦接于所述第一浮接栅极晶体管的所述浮接栅极，并用以接收至少一第二控制信号；其中：在所述第一存储单元的所述写入操作期间，所述第二控制信号是在所述第一电压；及在所述第一存储单元的所述禁止写入操作期间，所述第二控制信号是在所述第一电压。15.如权利要求11所述的存储元件，其特征在于：在所述第一存储单元的所述清除操作期间，所述第一控制信号是在所述第一电压，所述第一位线信号是介在第四电压至第三电压的范围内，所述禁止操作信号是在所述第二电压，所述第一传输栅极控制信号是在所述第一电压，及所述第二传输栅极控制信号是在第五电压；在所述第一存储单元的禁止清除操作期间，所述第一控制信号是在所述第一电压，所述第一位线信号是介在所述第四电压至所述第三电压的所述范围内，所述禁止操作信号是在所述第二电压，...

【专利技术属性】
技术研发人员：陈志欣，王世辰，赖宗沐，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾,71