用于管理EEPROM存储器存取晶体管的击穿的装置和方法制造方法及图纸

提供了一种非易失性电可擦除和可编程存储器类型的存储器装置，包括，连接至位线(BL)的存储器单元(CEL)的矩阵存储板(PM)，配置用以选择存储器单元(CEL)并施加编程脉冲(VSBL)至对应位线(BL)的编程装置(MPR)。根据通常特征，存储板(PM)位于处于浮置电势的局部阱(PW)中，并且编程装置(MPR)配置用于增加所述局部阱(PW)的电势而同时施加编程脉冲至已被选存储器单元(CEL)的位线(BL)。

【技术实现步骤摘要】
用于管理EEPROM存储器存取晶体管的击穿的装置和方法
本专利技术的各个实施例涉及存储器，特别是电可擦除和可编程(EEPROM)类型的非易失性存储器。
技术介绍
在EEPROM存储器中，位元的逻辑值存储在存储器单元中，存储器单元通常包括存取晶体管以及具有控制栅极和浮置栅极的状态晶体管。浮置栅极晶体管的编程或擦除存在于借由可以为10至20伏、通常13伏量级的高电压脉冲Vp通过隧穿效应(“福勒-诺德海姆效应”)而将电荷注入至晶体管的栅极中或者从晶体管的栅极抽出。编写EEPOM存储器所必需的该13伏的高电压无法减小，并且施加了关于技术工艺和产品可靠性的紧密约束。实际上，光刻缩减(换言之增加刻蚀分辨率)导致工作电压降低，并且该高编写电压变为关于从晶体管的源/漏结的去往通常连接至接地的衬底的击穿或泄漏的显著问题。晶体管的泄漏和过早老化的这些风险对于产品的可靠性具有直接影响，并且可应用的最大高电压Vp受限于存储器单元的稳健性。因此，电压Vp对于正确发生的擦除和编程操作可以不足，从而正确地发生，或者存储器单元可以甚至退化。此外，当电压Vp接近所讨论的部件允许的最大电压时，通常由于雪崩效应而出现大的泄漏电流。这些电流显著地增加至某一阈值之上，并且电荷泵可以不再为其供电。这可以导致不完全擦除或不完全编程，并且这些泄漏风险因此对电路的功能具有直接影响。最大化存储器单元的耦合因子并且最小化隧穿氧化物的厚度使得允许致力于解决该问题，但是这些技术已经达到了它们的最大可能性(耦合因子超过80％并且隧穿氧化物的厚度小于)。擦除和编程高电压脉冲的应用持续时间的增加受限，因为这将导致不可接受的编写次数。已经构思了备选解决方案，诸如例如已知为“分裂-电压”架构的架构(根据由本领域技术人员通常使用的术语)，但是通常要求复杂的外围电路并且显著地不太适用于消耗非常少电能的例如用于射频标识(“RFID”)标签或独立存储器中的小存储板。因此，存在避免在存储器单元的结处击穿和泄漏并同时施加足够高以使得擦除和编程操作正确地发生的电压的需求。
技术实现思路
根据一个实施例，提供了一种简单的EEPROM存储器类型的存储器架构，相对于已知架构并未增加表面积，允许在高效和可靠的编程操作期间避免存储器单元的击穿和泄漏。因此，根据一个方面，提供了一种非易失性电可擦除和可编程存储器类型的存储器装置，包括连接至位线的存储器单元的矩阵存储板，以及配置用于选择存储器单元并且将编程脉冲施加至对应的位线上的编程装置。根据该方面的总体特征，所述存储板位于在浮置电势下的局部阱内，并且编程装置配置用于增加所述局部阱的电势并同时将编程脉冲施加至所选择存储器单元的位线。浮置电势的局部阱通常由与局部阱和衬底的导电性相反的导电性的其他阱以及与掩埋层而与衬底绝缘。通过提高局部阱的电势，减小了在由局部阱与存取晶体管的源极/漏极区域之间结上的电势差，并且因此可以以相同量增加被施加至所述漏极和源极的电势，然而并不达到所述结的击穿电压。总体而言，添加虚设结构至功能结构，显著地以便于避免中断周期性，这对于集成电路制造的某些步骤可以有害的。在EEPROM存储器的情形中，这些虚设结构包括虚设位线。通常不使用但是结构上存在的这些虚设位线有利地用于提高局部阱的电势。更确切地，在编程操作期间，电势有利地施加至虚设位线，其足以在局部阱中、横跨PN结形成反向电流，并且因此使得所述局部阱的电势增加。因此，换言之，根据一个实施例，装置包括经由PN结连接至局部阱的至少一个虚设位线，并且编程装置有利地被配置用于通过在所述PN结中形成反向电流来增加所述局部阱的电势。根据一个实施例，编程装置被配置用于施加最小非零电压至未被选存储器单元的位线并同时施加编程脉冲至已被选存储器单元的位线。根据一个实施例，编程装置被配置用于将所述局部阱偏置至低于高限电压(ceilingvoltage)的电压。所述高限电压可以等于所述最小非零电压。有利地，装置可以被配置成使得以基本上空间均匀的方式偏置局部阱。此外，装置可以被配置成使得编程装置能够促使所述局部阱的电势接地。根据一个实施例，装置包括布置在处于浮置电势的所述局部阱之外的、用于控制栅极的控制组块，以及将所述控制组块连接至存储器单元的控制栅极并同时延伸在存储板的存储器单元的至少一些之上的电链路。就此而言，本领域技术人员将能够在它们方便的情况下参阅法国专利申请序列号1461339，其内容包括在本专利申请中。根据另一方面，也提供了一种用于将数据值写入至只读电可擦除和可编程存储器类型的存储器的存储板的存储器单元中的方法，包括在其期间施加编程脉冲至所选位线的编程步骤，以及包括在所述脉冲的施加期间包括所述存储板的浮置局部阱的电势增加。这些实施例和它们的实现方式允许待获得的存取晶体管的源极-阱和漏极-阱结的击穿电压中高限电压的值的增加的等同形式。例如，该增加可以具有所述高限电压的值。通过使用小型装置以及例如具有低功耗的装置，这显著地允许施加更高电压至位线并且浮置栅极晶体管的隧穿氧化物的厚度显著增加，导致数据的更好保留。此外，单元可以以减小的耦合因子而工作，换言之具有用于耦合电容的较低的表面积，这导致更紧凑的存储器单元。此外，减小的耦合因子通常导致存储器单元回弹性的改进，这可以容忍更大数目的擦除/编程循环。尽管本专利技术可以有利地适用于EEPROM存储器，但是对于本领域技术人员将明显的是本专利技术可以适用于其他类型的非易失性存储器，例如快闪存储器类型。附图说明一旦检查了不应视作限定性的实施例和它们实现方式的详细说明以及来自附图，本专利技术的其他优点和特征将变得明显，其中：－图1至图6示意性地示出了根据本专利技术的存储器装置的实施例和它们的实现方式。具体实施方式在图1中，附图标记DISP表示根据本专利技术的EEPROM类型的存储器装置的一个示例。该装置DISP包括存储器单元CEL的存储板PM，以及编程装置MPR和擦除装置MEF，其显著地包括允许待施加的高编程或擦除电压的装置HV，行和列解码器DECY和DECX以及包括读取放大器AMPL的读取装置。行解码器DECY和列解码器DECX显著地由编程装置MPR和擦除装置MEF控制，并且被配置用于通过例如借由控制组块而分别通过字线和控制线WL/CGL并通过位线BL发送信号而选择存储器单元。装置DIS也包括控制装置MCM，包括例如能够显著地实现各个编程装置MPR、擦除装置MEF和读取装置AMPL的常规结构的逻辑装置。存在于存储器装置DISP中并且理解本专利技术不可缺少的其他常规装置为了简化起见并未示出在图1中。图2更精确地示出了存储板PM的一部分的电子电路图，PM在该表现中包括具有通过字线WL受控的八个存储器单元CEL的4个字节OCT0至OCT3的存储器字。可以想起，EEPROM类型的存储器单元CEL包括浮置栅极状态晶体管TE，常规地具有连接至控制线CGL的控制栅极(CGL在此表示对于相应字节OCT0至OCT3的存储器单元共用的控制线CGL0至CGL3中的任意一个)，浮置栅极，漏极区域，以及连接至源极线SL的源极区域。该存储器单元CEL也包括存取晶体管TA，具有连接至状态晶体管TE的漏极区域的源极区域，连接至位线BL(类似的，BL在此表示图2中所述每个字节OCT的位线BL0至BL7中的任意本文档来自技高网...

【技术保护点】
一种非易失性电可擦除和可编程存储器类型的存储器装置，包括连接至位线(BL)的存储器单元(CEL)的矩阵存储板(PM)，被配置用于选择存储器单元(CEL)并施加编程脉冲(VSBL)至对应的位线(BL)的编程装置(MPR)，其特征在于，所述存储板(PM)位于处于浮置电势的局部阱(PW)中，并且所述编程装置(MPR)被配置用于增加所述局部阱(PW)的电势并同时施加所述编程脉冲至所选的存储器单元(CEL)的位线(BL)。

【技术特征摘要】
2016.02.18 FR 16513011.一种非易失性电可擦除和可编程存储器类型的存储器装置，包括连接至位线(BL)的存储器单元(CEL)的矩阵存储板(PM)，被配置用于选择存储器单元(CEL)并施加编程脉冲(VSBL)至对应的位线(BL)的编程装置(MPR)，其特征在于，所述存储板(PM)位于处于浮置电势的局部阱(PW)中，并且所述编程装置(MPR)被配置用于增加所述局部阱(PW)的电势并同时施加所述编程脉冲至所选的存储器单元(CEL)的位线(BL)。2.根据权利要求1所述的装置，包括至少一个虚设位线(DBL)，经由PN结(JPN)连接至所述局部阱(PW)。3.根据权利要求2所述的装置，其中，所述编程装置(MPR)被配置用于通过使得反向电流在所述PN结(JPN)中流动来增加所述局部阱(PW)的电势。4.根据前述权利要求中任一项所述的装置，其中，所述编程装置(MPR)被配置用于施加最小非零电压至未被选择的存储器单元的位线(BL)并同时施加所述编程脉冲(VSBL)至所选的存储器单元的位线(BL)。5.根据前述权利要求中任一项所述的装...

【专利技术属性】
技术研发人员：F·塔耶特，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国,FR