数据写入方法、内存控制电路单元与内存储存装置制造方法及图纸

本发明专利技术提出一种数据写入方法、内存控制电路单元与内存储存装置。本方法包括：判断是否从主机系统中接收到默认指令。本方法还包括：当从主机系统中接收到默认指令时，将缓冲存储器中的暂存数据写入至实体抹除单元之中的第一实体抹除单元，从实体抹除单元中选择第二实体抹除单元，将第二实体抹除单元中的有效数据写入至第一实体抹除单元以响应该默认指令。本发明专利技术能够在当主机系统下达默认指令时，将缓冲存储器的数据写入至闪存模块并且执行有效数据的搬移，避免储存无效数据，延长闪存模块的使用寿命。

【技术实现步骤摘要】
数据写入方法、内存控制电路单元与内存储存装置
本专利技术涉及一种应用于可复写式非易失性内存的数据写入方法、内存控制电路单元与内存储存装置。
技术介绍
数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性内存(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记本电脑。固态硬盘就是一种以闪存模块作为储存媒体的内存储存装置。因此，近年闪存产业成为电子产业中相当热门的一环。在反及(NAND)型闪存模块中，实体程序化单元是由排列在同一条字符在线的多个记忆胞所组成。依据每个记忆胞可储存的位数，NAND型闪存模块可区分为单阶储存单元(SingleLevelCell,SLC)NAND型闪存模块、多阶储存单元(MultiLevelCell,MLC)NAND型闪存模块与三阶储存单元(TrinaryLevelCell,TLC)NAND型闪存模块，其中SLCNAND型闪存模块的每个记忆胞可储存1个位的数据(即，“1”与“0”)，MLCNAND型闪存模块的每个记忆胞可储存2个位的数据并且TLCNAND型闪存模块的每个记忆胞可储存3个位的数据。由于SLCNAND型闪存模块的每个记忆胞可储存1个位的数据，因此，在SLCNAND型闪存模块中，排列在同一条字符在线的多个记忆胞是对应一个实体程序化单元。相对于SLCNAND型闪存模块来说，MLCNAND型闪存模块的每个记忆胞的浮动栅储存层可储存2个位的数据，其中每一个储存状态(即，“11”、“10”、“01”与“00”)包括最低有效位(LeastSignificantBit,LSB)以及最高有效位(MostSignificantBit,MSB)。例如，储存状态中从左侧算起之第1个位的值为LSB，而从左侧算起之第2个位的值为MSB。因此，排列在同一条字符在线的多个记忆胞可组成2个实体程序化单元，其中由此些记忆胞的LSB所组成的实体程序化单元称为下实体程序化单元(lowphysicalprogrammingunit)，并且由此些记忆胞的MSB所组成的实体程序化单元称为上实体程序化单元(upperphysicalprogrammingunit)。特别是，当程序化上实体程序化单元发生错误时，下实体程序化单元所储存的数据亦可能因此遗失。类似地，在TLCNAND型闪存模块中的每个记忆胞可储存3个位的数据，其中每一个储存状态(即，“111”、“110”、“101”、“100”、“011”、“010”、“001”与“000”)包括左侧算起的第1个位的LSB、从左侧算起之第2个位的中间有效位(CenterSignificantBit,CSB)以及从左侧算起之第3个位的MSB。因此，排列在同一条字符在线的多个记忆胞可组成3个实体程序化单元，其中由此些记忆胞的LSB所组成的实体程序化单元称为下实体程序化单元，由此些记忆胞的CSB所组成的实体程序化单元称为中实体程序化单元，并且由此些记忆胞的MSB所组成的实体程序化单元称为上实体程序化单元。特别是，在TLCNAND型闪存模块中，若要确保一条字符在线的数据可稳定的被储存，必须对此字符线完成三次程序化。例如，对第一条字符在线的记忆胞进行第一次的程序化后，第一条字符在线的记忆胞会处于第一状态(firststate)。而在对第二条字符在线的记忆胞进行程序化的同时第一条字符在线的记忆胞会再次被程序化。此时，第一条字符在线的记忆胞会处于模糊状态(foggystate)。然后，在对第三条字符在线的记忆胞进行程序化的同时第一条字符、第二条字符在线的记忆胞会再次被程序化，此时，第一条字符在线的记忆胞会处于良好状态(finestate)。再者，在对第四条字符在线的记忆胞进行程序化的同时第二条字符、第三条字符在线的记忆胞会再次被程序化。此时，第二条字符在线的记忆胞会处于良好状态，由此第一条字符在线的记忆胞中的数据才能被确保是稳定的储存。在一情形下，当主机系统下达终止指令(suspendcommand)以将主机系统关机时，会伴随着下达清仓指令(flushcommand)以将暂存在缓冲存储器中的暂存数据写入至闪存中，以避免暂存数据因断电后而遗失。而基于上述TLCNAND型闪存模块的硬件限制，为了能够确保缓冲存储器中的暂存数据已被稳定地储存至TLCNAND型闪存模块，内存控制电路单元在将缓冲存储器中的暂存数据写入至TLCNAND型闪存模块的一作动实体抹除单元后，会使用虚拟数据(dummydata)对接续的另外三条字符线进行程序化，以确保来自缓冲存储器中的暂存数据已被稳定地储存至TLCNAND型闪存模块中。然而，闪存模块的写入或抹除次数是有限的，写入无效数据会缩短TLCNAND型闪存模块的使用寿命。
技术实现思路
本专利技术提供一种数据写入方法、内存控制电路单元与内存储存装置，能够在当主机系统下达默认指令时，将缓冲存储器的数据写入至闪存模块并且执行有效数据的搬移，避免储存无效数据，延长闪存模块的使用寿命。本专利技术的一范例实施例提供一种数据写入方法，用于一内存储存装置的可复写式非易失性内存模块，其中内存储存装置具有缓冲存储器，可复写式非易失性内存模块具有多个实体抹除单元，此些实体抹除单元之中的每一个具有多个实体程序化单元。本方法包括：判断是否从主机系统中接收到默认指令。本方法还包括：当从主机系统中接收到默认指令时，将缓冲存储器中的暂存数据写入至实体抹除单元之中的第一实体抹除单元，并从实体抹除单元中选择第二实体抹除单元。本方法还包括：将第二实体抹除单元中的有效数据写入至第一实体抹除单元。在本专利技术的一实施例中，在将第二实体抹除单元中的有效数据写入至第一实体抹除单元的步骤包括以有效数据填满第一实体抹除单元的可用储存空间。在本专利技术的一实施例中，其中默认指令为清仓指令或终止指令。在本专利技术的一实施例中，上述的数据写入方法还包括：判断暂存数据的数量是否小于默认门槛值；当暂存数据的数量小于默认门槛值时，将虚拟数据写入第一实体抹除单元中；以及仅当暂存数据的数量非小于默认门槛值时，执行上述从实体抹除单元中选择第二实体抹除单元，并且将第二实体抹除单元中的有效数据写入至第一实体抹除单元的步骤。在本专利技术的一实施例中，上述的数据写入方法还包括对第二实体抹除单元进行抹除操作。在本专利技术的一实施例中，其中所述实体程序化单元包括多个下实体程序化单元、多个中实体程序化单元与多个上实体程序化单元。本专利技术一范例实施例提供一种用于控制可复写式非易失性内存模块的内存控制电路单元。此内存控制电路单元包括：用以电性连接至主机系统的主机接口；用以电性连接至可复写式非易失性内存模块的内存接口，其中可复写式非易失性内存模块具有多个实体抹除单元，此些实体抹除单元之中的每一个具有多个实体程序化单元；电性连接至主机接口及内存接口的缓冲存储器，此缓冲存储器用以储存暂存数据；以及电性连接至主机接口、内存接口与缓冲存储器的内存管理电路。内存管理电路用以判断是否从该主机系统中接收到一默认指令。当从主机系统中接收到默认指令时，内存管理电路更用以下达第一指令序列以将缓冲存储器中的暂存数据写入至实体抹除单元之本文档来自技高网...

【技术保护点】
一种数据写入方法，用于一内存储存装置的一可复写式非易失性内存模块，其特征在于，所述内存储存装置具有一缓冲存储器，所述可复写式非易失性内存模块具有多个实体抹除单元，所述多个实体抹除单元具有多个实体程序化单元，所述数据写入方法包括：判断是否从一主机系统中接收到一默认指令；以及当从所述主机系统中接收到所述默认指令时，将所述缓冲存储器中的至少一暂存数据写入至所述多个实体抹除单元之中的一第一实体抹除单元，从所述多个实体抹除单元中选择至少一第二实体抹除单元，并且将所述至少一第二实体抹除单元中的至少一有效数据写入至所述第一实体抹除单元。

【技术特征摘要】
1.一种数据写入方法，用于一内存储存装置的一可复写式非易失性内存模块，其特征在于，所述内存储存装置具有一缓冲存储器，所述可复写式非易失性内存模块具有多个实体抹除单元，所述多个实体抹除单元具有多个实体程序化单元，所述数据写入方法包括：判断是否从一主机系统中接收到一默认指令；以及当从所述主机系统中接收到所述默认指令时，将所述缓冲存储器中的至少一暂存数据写入至所述多个实体抹除单元之中的一第一实体抹除单元，从所述多个实体抹除单元中选择至少一第二实体抹除单元，并且将所述至少一第二实体抹除单元中的至少一有效数据写入至所述第一实体抹除单元。2.根据权利要求1所述的数据写入方法，其特征在于，在将所述至少一第二实体抹除单元中的所述至少一有效数据写入至所述第一实体抹除单元的步骤包括以所述至少一有效数据填满所述第一实体抹除单元的可用储存空间。3.根据权利要求1所述的数据写入方法，其特征在于，所述默认指令为一清仓指令或一终止指令。4.根据权利要求1所述的数据写入方法，其特征在于，还包括：判断所述至少一暂存数据的数量是否小于一默认门槛值；当所述至少一暂存数据的数量小于所述默认门槛值时，将至少一个虚拟数据写入所述第一实体抹除单元中；以及仅当所述至少一暂存数据的数量非小于所述默认门槛值时，执行上述从所述多个实体抹除单元中选择所述至少一第二实体抹除单元，并且将所述至少一第二实体抹除单元中的所述至少一有效数据写入至所述第一实体抹除单元的步骤。5.根据权利要求1所述的数据写入方法，其特征在于，还包括：对所述至少一第二实体抹除单元进行一抹除操作。6.根据权利要求1所述的数据写入方法，其特征在于，所述多个实体程序化单元包括多个下实体程序化单元、多个中实体程序化单元与多个上实体程序化单元。7.一种内存控制电路单元，用于控制一可复写式非易失性内存模块，其特征在于，所述内存控制电路单元包括：一主机接口，用以电性连接至一主机系统；一内存接口，用以电性连接至所述可复写式非易失性内存模块，其中所述可复写式非易失性内存模块具有多个实体抹除单元，所述多个实体抹除单元具有多个实体程序化单元；一缓冲存储器，电性连接至所述主机接口及所述内存接口，用以储存至少一暂存数据；以及一内存管理电路，电性连接至所述主机接口、所述内存接口与所述缓冲存储器，并且用以判断是否从所述主机系统中接收到一默认指令，当从所述主机系统中接收到所述默认指令时，所述内存管理电路更用以下达一第一指令序列以将所述缓冲存储器中的所述至少一暂存数据写入至所述多个实体抹除单元之中的一第一实体抹除单元，并从所述多个实体抹除单元中选择至少一第二实体抹除单元，所述内存管理电路更用以下达一第二指令序列以将所述至少一第二实体抹除单元中的至少一有效数据写入至所述第一实体抹除单元。8.根据权利要求7所述的内存控制电路单元，其特征在于，在将所述至少一第二实体抹除单元中的所述至少一有效数据写入至所述第一实体抹除单元的运作包括所述内存管理电路以所述至少一有效数据填满所述第一实体抹除单元的可用储存空间。9.根据权利要求7所述的内存控制电路单元，其特征在于，所述默认指令为一清仓指令或一终止指令。10.根据权利要求7所...

【专利技术属性】
技术研发人员：黄嘉彦，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾,71