非易失性存储器装置的操作方法制造方法及图纸

本发明专利技术提供了一种非易失性存储器，其包括其中页缓冲器按照矩阵形式排列的页缓冲器阵列。本发明专利技术还提供了一种操作非易失性存储器的方法，其包括：根据操作模式从页缓冲器阵列的多列中选择列；对存储在包含于选择的列中的页缓冲器中的失效比特计数；以及基于失效比特的计数值计算关于第n编程状态的失效比特值。

Method of operating non-volatile memory device

The present invention provides a non-volatile memory that includes a page buffer array in which the page buffers are arranged in a matrix. The invention also provides a method of operating a non-volatile memory, which comprises: according to the operation mode from the page buffer array columns in the select list; the failure bit count stored in the page buffer contained in the selected column in; and numerical calculation based on bit bit failure failure on the N programming the values of the state.

【技术实现步骤摘要】
非易失性存储器装置的操作方法相关申请的交叉引用本申请要求于2016年1月15日在韩国知识产权局提交的韩国专利申请No.10-2016-0005330的优先权的利益，该申请的公开以引用方式全文并入本文中。
本公开涉及存储器装置。更具体地说，本公开涉及非易失性存储器及其操作方法。
技术介绍
存储器装置用于存储数据并且可分为易失性存储器装置和非易失性存储器装置。作为非易失性存储器的示例，闪速存储器装置可用于移动电话、数码相机、个人数字助理(PDA)、便携式计算机装置、固定计算机装置等中。
技术实现思路
本公开描述了一种可提高编程速度的非易失性存储器及其操作方法。本公开还描述了一种可提高比特计数器的失效比特计数性能的非易失性存储器及其操作方法。根据本公开的一方面，一种非易失性存储器装置包括其中页缓冲器按照矩阵形式排列的页缓冲器阵列。一种操作非易失性存储器装置的方法包括：根据操作模式从页缓冲器阵列的多列中选择列；对存储于包括在选择的列中的页缓冲器中的失效比特计数；以及基于失效比特的计数值计算关于第n编程状态的失效比特值。根据本公开的另一方面，一种非易失性存储器装置包括多个存储器单元。一种操作非易失本文档来自技高网...

【技术保护点】
一种操作非易失性存储器装置的方法，所述非易失性存储器装置包括页缓冲器按照矩阵形式排列的页缓冲器阵列，所述方法包括以下步骤：根据操作模式从页缓冲器阵列的多个列中选择列；对存储在选择的列中的页缓冲器中的失效比特计数；以及基于失效比特的计数值计算关于第n编程状态的失效比特值。

【技术特征摘要】
2016.01.15 KR 10-2016-00053301.一种操作非易失性存储器装置的方法，所述非易失性存储器装置包括页缓冲器按照矩阵形式排列的页缓冲器阵列，所述方法包括以下步骤：根据操作模式从页缓冲器阵列的多个列中选择列；对存储在选择的列中的页缓冲器中的失效比特计数；以及基于失效比特的计数值计算关于第n编程状态的失效比特值。2.根据权利要求1所述的方法，其中，对失效比特计数的步骤包括：针对页缓冲器阵列的每行，对存储在选择的列中的页缓冲器中的失效比特计数；以及将对应于每行的失效比特的计数值相加。3.根据权利要求1所述的方法，其中，所述多个列中的每一个包括在存储器单元阵列的位线延伸的方向上按次序排列的页缓冲器。4.根据权利要求1所述的方法，其中，所述多个列分为列组，并且选择列的步骤包括根据操作模式选择列组中的至少一个。5.根据权利要求4所述的方法，其中，各列组中的列数不同。6.根据权利要求4所述的方法，其中，各列组连接至不同的检测节点，并且各检测节点根据操作模式连接至失效比特计数器的输入节点，所述失效比特计数器构造为基于控制信号选择性地对失效比特计数。7.根据权利要求1所述的方法，其中，所述计算步骤包括：将列采样率与失效比特的计数值相乘。8.根据权利要求1所述的方法，还包括以下步骤：在对失效比特计数之前，将编程电压施加至存储器单元；执行关于第n编程状态的验证操作；以及将具有增大的电压电平的编程电压施加至在第n编程状态下未能被成功编程的存储器单元，其中，当失效比特值小于或等于预先设置的阈值时，在施加具有增大的电压电平的编程电压之后不执行关于第n编程状态的额外验证操作。9.根据权利要求8所述的方法，其中，执行施加具有增大的电压电平的编程电压的持续时间与执行对失效比特计数的持续时间重叠。10.一种操作包括多个存储器单元的非易失性存储器装置的方法，所述方法包括以下步骤：将编程电压施加至所述多个存储器单元；对所述多个存储器单元执行关于第n编程状态的验证操作；...

【专利技术属性】
技术研发人员：任琫淳，朱相炫，郑基镐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR