使用电阻式存储器的具有保持力的存储器单元制造技术

本发明专利技术描述了一种包括使用电阻式存储器的具有保持力的存储器单元的装置。所述装置包括：包括交叉耦合的单元的存储器元件，所述交叉耦合的单元具有第一节点和第二节点；耦合到所述第一节点的第一晶体管；耦合到所述第二节点的第二晶体管；以及耦合到所述第一晶体管和所述第二晶体管的电阻式存储器元件。

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
处理器和SoC(片上系统)是功率受限的并且采用功率门控来“关断”未在使用中的块(即，进入逻辑块的休眠状态)，从而节省了漏泄功率。传统上，将块切换到休眠状态中需要时间，以保存为正确的操作而必须保持的任何数据。该数据可以存储在嵌入式存储器阵列中、触发器中、以及锁存器中，并且要花费时间将该数据保存到“始终接通的”储存器中，并且当再次向块施加功率时也要花费时间来恢复所存储的数据。该数据的保存时间和恢复时间限制了可以对块进行功率门控的频繁程度，并且还会引起减少整体增益的功率损失。用于保存数据和恢复数据(即，内容)的标准方法包含将数据移动到始终被加电的存储器阵列中。替代地，状态保持触发器已经用于：通过使触发器的一部分隔离并且将触发器的该部分连接到始终接通的电源来将所需的数据本地保存在触发器自身中。这些触发器允许快速保存和恢复内容，因为不需要将状态(即，数据)移动到存储器阵列中。然而，这种触发器需要将始终接通的电源路由到每个状态保持触发器，并且即使在休眠模式期间触发器的部分也会消耗漏泄功率。附图说明根据下文所给出的具体实施方式、并且根据本公开内容的各种实施例的附图，将更加充分地理解本公开内容的实施例，然而，具体实施方式和附图不应被看作将本公开内容限制于具体实施例，而是仅用于解释和理解。图1是具有两个MTJ(磁性隧道结)的传统保持触发器。图2A是根据本公开内容的一个实施例的使用单个电阻式元件和静态r>恢复方案的具有保持力的存储器单元。图2B是根据本公开内容的一个实施例的示出在图2A的静态恢复方案的恢复操作期间的时序波形的图。图3是根据本公开内容的另一个实施例的使用单个电阻式元件和静态恢复方案的具有保持力的存储器单元。图4是根据本公开内容的另一个实施例的使用单个电阻式元件和静态恢复方案的具有保持力的存储器单元。图5A是根据本公开内容的另一个实施例的使用单个电阻式元件和动态恢复方案的具有保持力的存储器单元。图5B是根据本公开内容的一个实施例的示出在图5A的动态恢复方案的恢复操作期间的时序波形的图。图6是根据本公开内容的另一个实施例的使用单个电阻式元件和动态读取恢复方案的具有保持力的存储器单元。图7是根据本公开内容的另一个实施例的使用单个电阻式元件和动态恢复方案的具有保持力的存储器单元。图8是根据本公开内容的一个实施例的具有使用单个电阻式元件的具有保持力的存储器单元的智能设备或计算机系统或SoC(片上系统)。具体实施方式图1是具有两个MTJ(磁性隧道结)的传统保持触发器100。触发器100由主级、从级和保持级构成，所述主级具有反相器(inv)Inv1、Inv2、Inv3、Inv4和Inv5以及传输门1(TG1)；所述从级具有Inv6、Inv7和Inv8以及TG2；并且所述保持级具有两个MTJ——MTJ1和MTJ2以及如图所示耦合在一起的休眠晶体管MN1和休眠晶体管MN2。Inv1接收节点Data上的输入Data信号，并且在节点Data_b上产生Data信号的反相信号。术语节点和节点上的信号可以互换地使用。例如，节点Data和节点Data上的信号Data可以被简称为Data。TG1耦合在节点Data_b与节点Data_bd之间。当启用TG1时，TG1接收信号Data_b并且提供信号Data_b作为节点Data_bd上的信号Data_bd。当信号Clock_b是逻辑高电平并且信号Clock_d是逻辑低电平时，启用TG1。信号Data_bd由Inv2接收，Inv2产生信号Data_bd的反相信号，即节点Data_2bd上的信号Data_2bd。Inv3和Inv4处于时钟路径中。Inv3接收信号Clock，并且产生信号Clock的反相信号作为节点Clock_b上的信号Clock_b。Inv4接收节点Clock_b上的信号Clock_b，并且产生信号Clock_b的反相信号作为节点Clock_d上的信号Clock_d。Inv5用于保存主级中的数据。Inv5耦合到节点Data_2bd和节点Data_b。对Inv5进行时钟门控，即：当由Clock_b信号和Clock_d信号启用Inv5时，Inv5将其输入反相。Inv2的输出由TG2接收，当启用TG2时TG2向节点N0提供信号Data_2bd。Inv6和Inv7是交叉耦合的反相器，并且形成了从级的存储器元件。同Inv5一样对Inv7进行时钟门控。Inv6的输出为耦合到Inv8的节点N1。Inv8产生最终输出Out。将休眠晶体管MN1和休眠晶体管MN2的源极/漏极端子连结到始终接通的半电源(1/2Vcc)，以保持节点N0和节点N1处的数据。MN1和MN2由信号Sleep控制，当启用信号Sleep时，信号Sleep将MTJ1器件和MTJ2器件分别耦合到半电源轨。MTJ器件是由层的堆叠体形成的非易失性电阻式存储器器件，所述层包括由MgO形成的绝缘层、自由层(即，自由磁性层)、以及固定层(即，固定磁性层或钉扎层)。MTJ的图案区域是绝缘层。当电流流过MTJ器件时，电流的方向使MTJ器件的电阻率发成变化，以使得电流的一个方向产生高电阻率(RH)而通过MTJ的电流的另一个方向产生MTJ器件的低电阻率(RL)。处理器中的休眠状态用于减少整体功率耗散。保持触发器(如触发器100)显著减少了进入休眠状态和脱离休眠状态的时间开销，这可以实现处理器中新的节能状态。然而，触发器100将经受以下问题：写入能量较高、进入休眠模式和从休眠模式退出较慢、以及保持失败的可能性较高。触发器100在休眠模式期间(即，当信号Sleep是逻辑高电平时)使触发器的从级隔离，并且利用始终接通的半电源来维持节点N1和节点N0上的逻辑状态。两个MTJ器件存储互补数据。(当进入休眠模式时)借助于半Vcc电源来存储互补数据。互补数据必须是正确的，否则从级的节点N0和节点N1可能不具有适当的最后保存状态。MTJ1器件和MTJ2器件的自由层分别耦合到节点N0和节点N1，而MTJ1器件和MTJ2器件的固定层分别耦合到MN1和MN2的漏极/源极端子。在读取操作期间(当退出休眠模式时)，两个MTJ器件支路(即，互补的支路)之间的电流的差用于恢复互补节点N0和互补节点N1中的值。当激活Sleep时(即，当信号Sleep是逻辑高电平时)，当存储在从级中的数据为“1”时，左侧的MTJ1器件被编程为平行状态，并且右侧的MTJ2器件被编程为反平行状态。本文档来自技高网...

【技术保护点】
一种装置，包括：存储器元件，所述存储器元件包括交叉耦合的单元，所述交叉耦合的单元具有第一节点和第二节点；第一晶体管，所述第一晶体管耦合到所述第一节点；第二晶体管，所述第二晶体管耦合到所述第二节点；以及电阻式存储器元件，所述电阻式存储器元件耦合到所述第一晶体管和所述第二晶体管。

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：
存储器元件，所述存储器元件包括交叉耦合的单元，所述交叉耦合的
单元具有第一节点和第二节点；
第一晶体管，所述第一晶体管耦合到所述第一节点；
第二晶体管，所述第二晶体管耦合到所述第二节点；以及
电阻式存储器元件，所述电阻式存储器元件耦合到所述第一晶体管和
所述第二晶体管。
2.根据权利要求1所述的装置，还包括耦合到所述第一晶体管和所述
电阻式存储器的第三晶体管，所述第三晶体管能够操作用于为将数据从所
述电阻式存储器元件恢复到所述第一节点和所述第二节点而接通。
3.根据权利要求1所述的装置，还包括耦合到所述第二晶体管和所述
电阻式存储器的第四晶体管，所述第四晶体管能够操作用于为将数据从所
述电阻式存储器元件恢复到所述第一节点和所述第二节点而接通。
4.根据权利要求1所述的装置，还包括耦合到所述第一节点的第五晶
体管，所述第五晶体管能够操作用于对所述第一节点进行预充电，以将数
据从所述电阻式存储器元件恢复到所述第一节点和所述第二节点。
5.根据权利要求1所述的装置，其中，所述第一晶体管和所述第二晶
体管能够由低功率模式信号控制。
6.根据权利要求1所述的装置，其中，所述电阻式存储器元件是单个
电阻式存储器元件。
7.根据权利要求1所述的装置，其中，所述电阻式存储器元件是以下
元件的其中之一：
磁性隧道结(MTJ)器件；
导电桥RAM(CBRAM)；或者
双稳态有机存储器。
8.根据权利要求1所述的装置，其中，所述存储器元件是以下元件的
其中之一的部分：
触发器；
锁存器；或者
静态随机存储器。
9.根据权利要求1所述的装置，其中，所述交叉耦合的单元包括至少
两个反相器。
10.一种装置，包括：
交叉耦合的反相器，所述交叉耦合的反相器具有第一节点和第二节点；
第一晶体管，所述第一晶体管具有耦合到所述第一节点的源极/漏极端
子、以及栅极端子；
第二晶体管，所述第二晶体管具有耦合到所述第二节点的源极/漏极端
子、以及栅极端子；
电阻式存储器元件，所述电阻式存储器元件耦合到所述第一晶体管和
所述第二晶体管的漏极/源...

【专利技术属性】
技术研发人员：C·奥古斯丁，C·托库纳加，J·W·查汉茨，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US