混合存储器以及基于MTJ的MRAM位单元和阵列制造技术

本发明专利技术描述了用于混合eDRAM和MRAM存储器单元的装置，其包括：具有第一端子和第二端子的电容器；第一晶体管，其具有耦合到第一字线(WL)的栅极端子、耦合到位线(BL)的源极端子/漏极端子、和耦合到所述电容器的所述第一端子的漏极端子/源极端子；具有第一端子和第二端子的电阻存储器元件，所述电阻存储器元件器件的所述第一端子耦合到所述电容器的所述第一端子；以及第二晶体管，其具有耦合到第二WL的栅极端子、耦合到源线(SL)的源极端子/漏极端子、和耦合到所述电阻存储器元件器件的所述第二端子的漏极端子/源极端子。

【技术实现步骤摘要】
【专利说明】
技术介绍
具有非易失性的片上嵌入式存储器使得可以实现能量和计算效率。然而，诸如STT-MRAM(自旋转移扭矩磁性随机存取存储器)之类的主要的嵌入式存储器选项在位单元的编程(即，写入)期间会出现高电压和高电流密度的问题。另一方面，eDRAM(嵌入式动态随机存取存储器)由于其选择晶体管中的泄漏而会出现低保持时间的问题。【附图说明】根据以下给出的【具体实施方式】并且根据本公开内容的各种实施例的附图，本公开内容的实施例将得到更加全面的理解，然而这些附图不应该被理解为将本公开内容限制于特定实施例，而是仅出于解释和理解的目的。图1A示出了用于STT-MRAM的两端子1T-1MTJ位单元。图1B示出了三端子1T-1C eDRAM位单元。图2示出了根据本公开内容的一个实施例的四端子混合集成MRAM(磁性随机存取存储器)和eDRAM位单元。图3示出了根据本公开内容的一个实施例的图2的四端子混合集成MRAM和eDRAM位单元的布局的顶视图。图4A不出了根据本公开内容的一个实施例的图3的布局的第一截面视图。图4B不出了根据本公开内容的一个实施例的图3的布局的第二截面视图。图4C不出了根据本公开本文档来自技高网...

【技术保护点】
一种用于改进写入和读取性能的装置，所述装置包括：电容器，其具有第一端子和第二端子；第一晶体管，其具有耦合到第一字线(WL)的栅极端子、耦合到位线(BL)的源极端子/漏极端子、和耦合到所述电容器的所述第一端子的漏极端子/源极端子；电阻存储器元件，其具有第一端子和第二端子，所述电阻存储器元件器件的所述第一端子耦合到所述电容器的所述第一端子；以及第二晶体管，其具有耦合到第二WL的栅极端子、耦合到源线(SL)的源极端子/漏极端子、和耦合到所述电阻存储器元件器件的所述第二端子的漏极端子/源极端子。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：S·马尼帕特鲁尼，I·A·扬，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US