半导体存储器件制造技术

本发明专利技术提供半导体存储器件，该半导体存储器件包含第一及第二负载晶体管、第一及第二驱动晶体管、第一及第二转移晶体管，以及各自用作存储节点的第一及第二单元节点线。其中单元节点线以及与单元节点线对应的位线在从上方观看时彼此重叠的部分被形成于单元节点线与位线之间。

【技术实现步骤摘要】
【专利摘要】本专利技术提供半导体存储器件，该半导体存储器件包含第一及第二负载晶体管、第一及第二驱动晶体管、第一及第二转移晶体管，以及各自用作存储节点的第一及第二单元节点线。其中单元节点线以及与单元节点线对应的位线在从上方观看时彼此重叠的部分被形成于单元节点线与位线之间。【专利说明】半导体存储器件相关申请的交叉引用本申请基于在2013年8月5日提交的日本专利申请N0.2013-162107，并要求它的优先权权益，该专利申请N0.2013-162107的公开通过引用以其全文并入本文。
本专利技术涉及半导体存储器件，并且更特别地涉及并入例如SRAM(静态随机存取存储器)作为存储单元的半导体存储器件。
技术介绍
近些年，半导体器件的工艺已变得越来越精细。但是，随着半导体器件的工艺变得越来越精细，单个晶体管的驱动能力已经被降低，这会导致诸如SRAM (静态随机存取存储器)的写特性和数据保持能力的劣化之类的问题。在这方面，例如日本未经审查的专利申请公开N0.H08-17186,2006-85786和2008-90958公开了用于提高SRAM的写特性或数据保持特性的技术。 在日本未经审查的专利申请公开N0.H08-17186中公开的半导体存储器件包含电容器，该电容器将其一端与构成了存储单元的触发器的存储节点的一侧连接并且将其另一端与位线(bit line)连接,该位线通过转移晶体管与存储节点的另一侧连接。在日本未经审查的专利申请公开N0.H08-17186中公开的半导体存储器件能够通过提供电容器来提高数据保持能力。但是，即使在半导体存储器件内提供电容器，也无法提高写操作裕度(writeoperat1n margin)。 在日本未经审查的专利申请公开N0.2006-85786中公开的半导体存储器件包含:多个静态存储单元，这些静态存储单元被提供为分别对应于多个字线和多个互补位线；多个存储单元供电线路，这些存储单元供电线路为分别与该多个互补位线连接的多个存储单元中的每个存储单元供给工作电压；包含电阻器装置的多个供电电路，该电阻器装置供给供电电压，来分别对应于存储单元供电线路；以及预充电(precharge)电路,该预充电电路为互补位线供给与供电电压对应的预充电电压。存储单元供电线路每个都包含用于接收来自相应的互补位线的写信号的耦合电容器。在日本未经审查的专利申请公开N0.2006-85786所公开的半导体存储器件中，耦合电容器和供电电路能够提高写操作裕度和数据保持能力。 在日本未经审查的专利申请公开N0.2008-90958中公开的半导体存储器件包含SRAM单元，该SRAM单元包含构成了一对反相器的第一及第二驱动晶体管，以及电压产生电路，该电压产生电路将具有低于或高于地电压的值的电压施加于第一及第二驱动晶体管的电流通路的一端。在日本未经审查的专利申请公开N0.2008-90958所公开的半导体存储器件中，电压产生电路提高了写操作裕度和数据保持能力。
技术实现思路
但是，在日本未经审查的专利申请公开N0.H08-17186,2006-85786和2008-90958中被公开的相关技术的半导体存储器件中，必须添加元件或电路以增大写操作裕度，这会导致电路尺寸增大的问题。例如，在日本未经审查的专利申请公开N0.2006-85786中公开的半导体存储器件并入了供电电路，以及在日本未经审查的专利申请公开N0.2008-90958中公开的半导体存储器件并入了电压产生电路。 本专利技术的其他目的和新特征根据以下说明书及其附图的描述将变得显而易见。 本专利技术的一个方面是一种半导体存储器件，该半导体存储器件包含第一及第二负载晶体管、第一及第二驱动晶体管、第一及第二转移晶体管，以及各自用作存储节点的第一及第二单元节点线。其中单元节点线以及与单元节点线对应的位线在从上方观看时彼此重叠的部分被形成于单元节点线与位线之间。 根据本专利技术的这一方面，半导体存储器件的操作裕度和数据保持能力能够在不添加任何元件或电路的情况下提高。 【专利附图】【附图说明】 上述及其他方面、优点及特征根据以下结合附图进行的对于某些实施例的描述将变得更显而易见，在附图中: 图1是根据第一实施例的半导体器件的框图； 图2是根据第一实施例的半导体存储器件的存储单元的电路图； 图3是示出根据第一实施例的半导体存储器件的操作的时序图； 图4是示出包括根据第一实施例的半导体存储器件的存储单元的接触层在内的层的布局的示意图； 图5是示出包括根据第一实施例的半导体存储器件的存储单元的第一布线层在内的层的布局的示意图； 图6是示出包括根据第一实施例的半导体存储器件的存储单元的第二布线层在内的层的布局的示意图； 图7是示出设置于根据第一实施例的半导体存储器件的存储单元内的电容器的布局的不意图； 图8是沿图6的直线VII1-VIII截取的根据第一实施例的半导体存储器件的存储单元的剖面图； 图9是示出设置于根据第二实施例的半导体存储器件的存储单元内的电容器的布局的不意图； 图10是示出用于根据第三实施例的半导体存储器件的存储单元中的晶体管的形状的不意图； 图11是沿图10的直线X1-XI截取的晶体管的截面图； 图12是示出从其侧面观看到的图10所示的晶体管的形状的示意图； 图13是示出包括根据第三实施例的半导体存储器件的存储单元的第二布线层在内的层的布局的示意图； 图14是示出设置于根据第三实施例的半导体存储器件的存储单元内的电容器的布局的不意图； 图15是根据第四实施例的半导体存储器件的存储单元的电路图； 图16是示出包括根据第一实施例的半导体存储器件的存储单元的接触层在内的层的布局的示意图； 图17是示出包括根据第四实施例的半导体存储器件的存储单元的第一布线层在内的层的布局的示意图； 图18是示出包括根据第四实施例的半导体存储器件的存储单元的第二布线层在内的层的布局的示意图； 图19是示出设置于根据第四实施例的半导体存储器件的存储单元内的电容器的布局的不意图； 图20是沿图18的直线XX-XX截取的根据第四实施例的半导体存储器件的存储单元的剖面图； 图21是示出根据第四实施例的半导体存储器件的存储单元的布局的修改实例的示意图； 图22是示出在图21所示的修改实例中的电容器的布局的示意图； 图23是示出包括根据第五实施例的半导体存储器件的存储单元的第一布线层在内的层的布局的示意图； 图24是示出包括根据第五实施例的半导体存储器件的存储单元的第二布线层在内的层的布局的示意图； 图25是示出设置于根据第五实施例的半导体存储器件的存储单元内的电容器的布局的不意图；以及 图26是示出设置于根据第六实施例的半导体存储器件的存储单元内的电容器的布局的示意图。 【具体实施方式】 为了描述的清晰起见，下面的描述和附图被适当地简略或简化。在附图中，相同的元件由相同的附图标记来表示，并且重复的解释根据需要来省略。 根据下文所描述的一种实施例的半导体存储器件的特征在于水平SRAM(静态随机存取存储器)的存储单元(以下称为存储单元)所涉及的电路以及电路的布局。该存储单元能够按照各种实现形式来使用，例如，内置存储器件本文档来自技高网...

【技术保护点】
一种半导体存储器件，包含：第一负载晶体管及第二负载晶体管，各自具有与第一供电线路连接的源极；第一驱动晶体管及第二驱动晶体管，各自具有与第二供电线路连接的源极；第一转移晶体管，具有与所述第一驱动晶体管的漏极连接的一个端子以及与第一位线连接的另一个端子；第二转移晶体管，具有与所述第二驱动晶体管的漏极连接的一个端子以及与第二位线连接的另一个端子；第一单元节点线，使所述第一负载晶体管的漏极、所述第一驱动晶体管的所述漏极、所述第二负载晶体管的栅极、所述第二驱动晶体管的栅极以及所述第一转移晶体管的所述一个端子相互连接；以及第二单元节点线，使所述第二负载晶体管的漏极、所述第二驱动晶体管的所述漏极、所述第一负载晶体管的栅极、所述第一驱动晶体管的栅极以及所述第二转移晶体管的所述一个端子相互连接，其中所述第一单元节点线和所述第一位线形成于不同的布线层内，并且在所述第一单元节点线和所述第一位线由上方观看时彼此重叠的部分处具有第一宽部，所述第二单元节点线和所述第二位线形成于不同的布线层内，并且在所述第二单元节点线和所述第二位线由上方观看时彼此重叠的部分处具有第二宽部，所述第一宽部被形成为具有比所述第一位线的其他部分的线宽更大的线宽，并且所述第二宽部被形成为具有比所述第二位线的其他部分的线宽更大的线宽。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小畑弘之，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP