用于使用感测电路执行比较运算的设备与方法技术

本发明专利技术包含与使用感测电路执行比较及/或报告运算有关的设备及方法。一种实例方法可包含将存储器阵列的输入/输出IO线充电到一电压。所述方法可包含确定存储于所述存储器阵列中的数据是否匹配比较值。所存储的数据是否匹配比较值的所述确定可包含激活所述存储器阵列的若干存取线。所述确定可包含感测耦合到所述若干存取线的若干存储器单元。所述确定可包含感测所述IO线的所述电压是否响应于对应于所述若干存储器单元的选定解码线的激活而改变。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及半导体存储器及方法，且更特定来说，涉及与使用感测电路执行比较运算有关的设备及方法。
技术介绍
存储器装置通常被提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器可需要电源以维持其数据(举例来说，主机数据、错误数据等等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)以及其它。非易失性存储器可在未供电时通过保持所存储的数据而提供永久性数据，且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器(例如相变随机存取存储器(PCRAM))、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)(例如自旋力矩转移随机存取存储器(STTRAM))以及其它。电子系统通常包含若干处理资源(举例来说，一或多个处理器)，其可检索及执行指令且将所执行指令的结果存储到适合位置。处理器可包括若干功能单元(例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及/或组合逻辑块)，举例来说，所述功能单元可用以通过对数据(举例来说，一或多个操作数)执行逻辑运算(例如AND、OR、NOT、NAND、NOR及XOR逻辑运算)而执行指令。举例来说，功能单元电路(FUC)可用以对操作数执行算术运算，例如加法、减法、乘法及/或除法。在将指令提供到FUC以供执行的过程中可涉及电子系统中的若干组件。指令可由(例如)处理资源(例如控制器及/或主机处理器)产生。数据(举例来说，将对其执行指令的操作数)可存储于可由FUC存取的存储器阵列中。可从所述存储器阵列检索指令及/或数据且可在FUC开始对所述数据执行指令之前序列化及/或缓冲指令及/或数据。此外，因为可通过FUC以一或多个时钟循环执行不同类型的运算，所以也可序列化及/或缓冲指令及/或数据的中间结果。执行指令(举例来说，作为程序执行的部分)可涉及执行运算(例如比较运算)，且可将结果提供(举例来说，报告)到处理资源作为(举例来说)算法的执行流程的部分。此类比较及报告功能性可启用(例如)“如果-则-否则”程序化流程，此通常是程序执行的部分。附图说明图1是根据本专利技术的若干实施例的呈包含存储器装置的计算系统的形式的设备的框图。图2说明根据本专利技术的若干实施例的耦合到感测电路的存储器阵列的一部分的示意图。图3说明根据本专利技术的若干实施例的耦合到感测电路的存储器阵列的一部分的示意图。图4说明根据本专利技术的若干实施例的用于执行比较运算的方法的实例。具体实施方式本专利技术包含与使用感测电路执行比较运算有关的设备及方法。一种实例方法包括将存储器阵列的输入/输出(IO)线(举例来说，本地IO线(LIO线))充电(举例来说，预充电)到一电压(举例来说，一预充电电压)。所述方法可包含通过激活所述存储器阵列的若干存取线及感测耦合到所述若干存取线的若干存储器单元来确定存储于所述存储器阵列中的数据是否匹配比较值。所述方法可包含感测所述LIO线的所述电压(举例来说，预充电电压)是否响应于对应于所述若干存储器单元的选定解码线(举例来说，列解码线)的激活而改变。在本专利技术中，“线”意味着至少两个节点之间的可操作耦合。本专利技术的若干实施例可提供益处，例如与确定比较值(举例来说，特定数据值及/或数据值集合)与存储于存储器阵列中的数据值之间是否存在匹配相关联的经改进比较及报告功能性。例如，若干实施例可实现识别特定数据是否存储于若干存储器单元中而(例如)不经由总线(举例来说，数据总线、地址总线、控制总线)将数据传送出存储器阵列及感测电路。可将存储于阵列中的数据是否匹配比较值的确定报告到(例如)控制电路(举例来说，到裸片上控制器及/或到外部主机)。可将存储于阵列中的数据是否匹配比较值的确定报告到存储器阵列中。此类比较及报告功能性可与执行若干逻辑运算(举例来说，AND、NOT、NOR、NAND、XOR等等)相关联。然而，实施例不受限制于这些实例。而且，与各种处理资源相关联的电路(例如FUC)可能不符合与存储器阵列相关联的间距规则。举例来说，存储器阵列的单元可具有4F2或6F2单元大小，其中“F”是对应于单元的特征大小。与先前系统的FUC相关联的装置(举例来说，逻辑门)可能无法形成于与存储器单元的间距上，此可影响(举例来说)芯片大小及/或存储器密度。在本专利技术的以下详细描述中，参考形成本专利技术的一部分的附图，且在附图中以说明的方式展示可如何实践本专利技术的一或多个实施例。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本专利技术的实施例，且应理解，在不脱离本专利技术的范围的情况下，可利用其它实施例且可进行过程、电气及/或结构改变。如本文中所使用，标示符“N”、“P”、“R”等等(尤其关于图式中的元件符号)可指示：可包含如此指定的若干特定特征。如本文中所使用，“若干”特定事物可指代此类事物中的一或多者(举例来说，若干存储器阵列可指代一或多个存储器阵列)。本文中的图遵循编号规定，其中首位数字或前几位数字对应于图式图号且剩余数字识别图式中的元件或组件。可通过使用类似数字识别不同图之间的类似元件或组件。举例来说，130可参考图1中的元件“30”，且类似元件在图2中可被称为230。如将了解，可添加、交换及/或消除在本文中的各种实施例中所展示的元件以便提供本专利技术的若干额外实施例。另外，如将了解，图中所提供的元件的比例及相对尺寸希望说明本专利技术的某些实施例，且不应在限制性意义上理解。图1是根据本专利技术的若干实施例的呈包含存储器装置120的计算系统100的形式的设备的框图。如本文中所使用，存储器装置120、存储器阵列130及/或感测电路150也可被单独视为“设备”。系统100包含主机110，主机110耦合到包含存储器阵列130的存储器装置120。主机110可为主机系统，例如个人膝上型计算机、桌上型计算机、数码相机、移动电话或存储卡读卡器，以及各种其它类型的主机。主机110可包含系统主机板及/或背板且可包含若干处理资源(举例来说，一或多个处理器、微处理器或一些其它类型的控制电路)。系统100可包含单独的集成电路或主机110及存储器装置120两者可都在相同的集成电路上。系统100可为(例如)服务器系统及/或高性能计算(HPC)系统及/或高性能计算(HPC)系统的部分。尽管图1中展示的实例说明具有范纽本文档来自技高网...

【技术保护点】
一种执行比较功能的方法，其包括：将存储器阵列的输入/输出IO线充电到一电压；通过以下步骤确定存储于所述存储器阵列中的数据是否匹配比较值：激活所述存储器阵列的若干存取线；感测耦合到所述若干存取线的若干存储器单元；及感测所述IO线的所述电压是否响应于对应于所述若干存储器单元的选定解码线的激活而改变。

【技术特征摘要】
【国外来华专利技术】2013.07.26 US 13/952,0541.一种执行比较功能的方法，其包括：
将存储器阵列的输入/输出IO线充电到一电压；
通过以下步骤确定存储于所述存储器阵列中的数据是否匹配比较值：
激活所述存储器阵列的若干存取线；
感测耦合到所述若干存取线的若干存储器单元；及
感测所述IO线的所述电压是否响应于对应于所述若干存储器单元的选定解码
线的激活而改变。
2.根据权利要求1所述的方法，其中对IO线充电包含将所述存储器阵列的IO线预充
电到预充电电压。
3.根据权利要求1所述的方法，其中将所述IO线充电到所述电压包含将所述IO线充
电到供应电压。
4.根据权利要求3所述的方法，其中所述供应电压对应于数据值1。
5.根据权利要求1所述的方法，其中将所述IO线充电到一电压包含将所述IO线充电
到接地电压。
6.根据权利要求5所述的方法，其中所述接地电压对应于数据值0。
7.根据权利要求1到6中任一权利要求所述的方法，其中激活选定解码线包括激活所
述阵列的所述解码线的子集。
8.根据权利要求7所述的方法，其包含基于所述解码线子集的一组准则确定所述子
集。
9.一种设备，其包括：
存储器单元阵列；
控制电路，其耦合到所述阵列且经配置以致使：
将所述阵列的本地输入/输出LIO线预充电到预充电电压；及
选择性地激活所述阵列的存取线及解码线；及
感测电路，其耦合到所述阵列且经配置以：
感测耦合到经激活存取线的若干选定存储器单元；及
确定所述LIO线的所述预充电电压是否响应于对应于所述若干选定存储器单
元的解码线的激活而改变。
10.根据权利要求9所述的设备，其中所述控制电路包括裸片上控制器。
11.根据权利要求9所述的设备，其中所述控制电路包括外部主机。
12.根据权利要求9所述的设备，其中所述预充电电压对应于特定数据值，且所述LIO
线的所述预充电电压中的经确定改变指示对应于经激活解码线的选定存储器单元
存储除所述特定数据值外的数据值。
13.根据权利要求9所述的设备，其中所述感测电路包括经配置以检测所述LIO线的
所述预充电电压是否改变的次级感测放大器。
14.根据权利要求9所述的设备，其中所述LIO线的所述预充电电压中的经确定改变
指示存储器单元中的数据匹配比较值。
15.根据权利要求9所述的设备，其中所述控制电路经配置以将所述LIO线的所述预
充电电压中的经确定改变报告到主机。
16.根据权利要求9到15中任一权利要求所述的设备，其中所述感测电路经配置以提
供所述LIO线的所述预充电电压中的经确定改变被检测的指示。
17.一种设备，其包括：
存储器单元阵列；
控制电路，其耦合到所述存储器阵列且经配置以致使所述存储器阵列的输入/输
出IO线充电到一电压；及
感测电路，其耦合到所述存储器阵列且包括：
若干初级感测放大器，其耦合到互补感测线的相应对；
若干累加器，其耦合到所述若干初级感测放大器；
次级感测放大器，其耦合到所述IO线且经配置以感测所述IO线的所述电压是
否响应于所述阵列的选定解码线的激活而改变以确定存储于所述阵列中的数据
是否匹配比较值。
18.根据权利要求17所述的...

【专利技术属性】
技术研发人员：特洛伊·A·曼宁，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US