两级运算放大器制造技术

本发明专利技术公开了一种两级运算放大器，包括：偏置电压生成单元、第一级运算放大单元和第二级运算放大单元，其中第一级运算放大单元包括：折叠式共源共栅放大电路和交叉耦合负载，交叉耦合负载与折叠式共源共栅放大电路中的负载差分对连接，交叉耦合负载包括两个晶体管，交叉耦合负载中的两个晶体管分别与对应的负载差分对中的两个晶体管构成两个电流镜结构，且两个电流镜结构交叉耦合。本发明专利技术的技术方案通过在折叠式共源共栅放大电路中的负载差分对上增加交叉耦合负载，以实现采取正反馈负电导增益增强技术来增加两级运算放大器的增益；与此同时，通过对折叠式共源共栅放大电路中的mos管的参数进行合理设置，可降低两级运算放大器的噪声。

【技术实现步骤摘要】

本专利技术涉及电路设计领域，特别涉及一种两级运算放大器。
技术介绍
运算放大器是许多模拟系统和混合信号系统中的一个重要部分，高的直流增益无疑是运算放大器重要的设计指标。由于运算放大器一般用来实现一个反馈系统，其开环直流增益的大小决定了使用运算放大器的反馈系统的精度。目前，基于折叠式共源共栅结构的两级运算放大器，其可以提供较高的增益的同时，还可以提供较大的输出电压摆幅。具体地，第一级放大器用于实现高增益和提供适当摆幅，第二级放大器用来增大输出摆幅。然而，现有的两级运算放大器随虽能提供高增益，但是其自身噪声(闪烁噪声和热噪声)较大，使得放大器的整体性能提升受到限制。由上述内容可见，提供一种高增益、低噪声的两级运算放大器，是本领域中亟需解决的技术问题。
技术实现思路
本专利技术提供一种两级运算放大器，旨在至少解决现有技术中存在技术问题之一。为实现上述目的，本专利技术提供了一种两级运算放大器，包括：偏置电压生成单元、第一级运算放大单元和第二级运算放大单元；所述偏置电压生成单元,与所述第一级运算放大单元和所述第二级运算放大单元均连接，用于向所述第一级运算放大单元和所述第二级运算放大单元提供对应的偏置电压；所述第一级运算放大单元，与所述第二级运算放大单元连接，
用于提供大增益，包括：折叠式共源共栅放大电路和交叉耦合负载，所述交叉耦合负载与所述折叠式共源共栅放大电路中的负载差分对连接，所述交叉耦合负载包括两个晶体管，所述交叉耦合负载中的两个晶体管分别与对应的所述负载差分对中的两个晶体管一一对应，且构成两个电流镜结构，两个所述电流镜结构交叉耦合；第二级运算放大单元，用于增大所述第一级运算放大单元所输出信号的输出摆幅。可选地，所述折叠式共源共栅放大电路包括：第一晶体管，其栅极与所述的偏置电压生成单元的第四偏置电压输出端连接，源极与第一电源端连接；第二晶体管，其栅极与第一信号输入端连接，源极与所述第一晶体管的漏极连接；第三晶体管，其栅极与第二信号输入端连接，源极与所述第一晶体管的漏极连接；第四晶体管，其栅极与所述第四偏置电压输出端连接，源极与第二电源端连接，漏极与所述第二晶体管的漏极连接；第五晶体管，其栅极与所述第四偏置电压输出端连接，源极与所述第二电源端连接，漏极与所述第三晶体管的漏极连接；第六晶体管，其栅极与所述偏置电压生成单元的第三偏置电压输出端连接，源极与所述第四晶体管的漏极连接；第七晶体管，其栅极与所述第三偏置电压输出端连接，源极与所述第五晶体管的漏极连接，漏极与所述第二级运算放大单元连接；第八晶体管，其栅极与所述偏置电压生成单元的第二偏置电压输出端连接，漏极与所述第六晶体管的漏极连接；第九晶体管，其栅极与所述第二偏置电压输出端连接，漏极与所述第七晶体管的漏极连接；第十晶体管，其栅极与所述第八晶体管的源极连接，漏极与所述第八晶体管的源极连接，源极与所述第一电源端连接；第十一晶体管，其栅极与所述第九晶体管的源极连接，漏极与所述第九晶体管的源极连接，源极所述第一电源端连接；所述第十晶体管和第十一晶体管构成所述负载差分对。可选地，所述交叉耦合负载包括：第十二晶体管，其栅极与所述第八晶体管的源极连接，漏极与所述第九晶体管的源极连接，源极与所述第一电源端连接；第十三晶体管，其栅极与所述第九晶体管的源极连接，漏极与所述第八晶体管的源极连接，源极与所述第一电源端连接；所述第十二晶体管与所述第十晶体管构成电流镜结构，所述第十三晶体管与所述第十一晶体管构成电流镜结构。可选地，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管、所述第十二晶体管和所述第十三晶体管均为N型mos管；所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管均为P型mos管。可选地，所述第一晶体管的沟道的宽度为1um，长度为600nm；所述第二晶体管和所述第三晶体管的沟道的宽度均为1.2um，长度均为600nm；所述第四晶体管和所述第五晶体管的沟道的宽度均为1um，长度均为5um；所述第六晶体管和所述第七晶体管的沟道的宽度均为1um，长度均为2.5um；所述第八晶体管和所述第九晶体管的沟道的宽度均为1um，长度均为8um；所述第十晶体管和所述第十一晶体管的沟道的宽度均为600nm，长度均为600nm；所述第十二晶体管和所述第十三晶体管的沟道的宽度均为600nm，长度均为600nm。可选地，所述偏置电压生成单元包括：第十四晶体管，其栅极与第一偏置电流输入端和第二偏置电压输出端连接，漏极与所述第一偏置电流输入端连接；第十五晶体管，其栅极与所述第二偏置电压输出端连接，漏极
与所述第二偏置电流输入端连接；第十六晶体管，其栅极与所述第二偏置电压输出端连接，漏极与所述第十四晶体管的源极连接，源极与第一电源端连接；第十七晶体管，其栅极与所述第十五晶体管的源极和第三偏置电压输出端连接，源极与所述第一电源端连接；第十八晶体管，其栅极与第一偏置电压输出端连接，源极与第二电源端连接；第十九晶体管，其栅极与第四偏置电压输出端连接，源极与所述第二电源端连接，漏极与所述第四偏置电压输出端连接；第二十晶体管，其栅极与所述第一偏置电压输出端连接，源极与所述第十八晶体管的漏极连接，漏极与所述第一偏置电压输出端连接；第二十一晶体管，其栅极与所述第一偏置电压输出端连接，源极与所述第十九晶体管的漏极连接；第二十二晶体管，其栅极与所述第二偏置电压输出端连接，漏极与所述第二十晶体管的漏极连接；第二十三晶体管，其栅极与所述第二偏置电压输出端连接，漏极与所述第二十一晶体管漏极连接；第二十四晶体管，其栅极与所述第三偏置电压输出端连接，漏极与所述第二十二晶体管的源极连接，源极与所述第一电源端连接；第二十五晶体管，其栅极与所述第三偏置电压输出端连接，漏极与所述第二十三晶体管的源极连接，源极与所述第一电源端连接。可选地，所述第十四晶体管、所述第十五晶体管、所述第十六晶体管、所述第十七晶体管、所述第二十二晶体管、所述第二十三晶体管、所述第二十四晶体管和所述第二十五晶体管均为N型mos管；所述第十八晶体管、所述第十九晶体管、所述第二十晶体管和所述第二十一晶体管均为P型mos管。可选地，所述第十四晶体管的沟道的宽度为910nm，长度为10um；所述第十五晶体管的沟道的宽度为1um，长度为7.5um；所述第十六晶体管和所述第十七晶体管的沟道的宽度均为
600nm，长度均为10um；所述第十八晶体管的沟道的宽度为750nm，长度为10um；所述第十九晶体管的沟道的宽度为600nm，长度为10um；所述第二十晶体管的沟道的宽度为1.65um，长度为10um；所述第二十一晶体管的沟道的宽度为10um，长度为500nm；所述第二十二晶体管的沟道的宽度为3.2um，长度为1um；所述第二十三晶体管的沟道的宽度为1um，长度为10um；所述第二十四晶体管的沟道的宽度为5um，长度为4um；所述第二十五晶体管的沟道的宽度为600nm，长度为10um。可选地，第二级运算放大单元包括：第二十六晶体管，其栅极与所述第一级运算放大单元连接，源极与第二电源端连接，漏极与信号输出端；第二十七晶体管，其栅极与所述偏置电压生成单元的第一偏置电压输出端本文档来自技高网...

【技术保护点】
一种两级运算放大器，其特征在于，包括：偏置电压生成单元、第一级运算放大单元和第二级运算放大单元；所述偏置电压生成单元,与所述第一级运算放大单元和所述第二级运算放大单元均连接，用于向所述第一级运算放大单元和所述第二级运算放大单元提供对应的偏置电压；所述第一级运算放大单元，与所述第二级运算放大单元连接，用于提供大增益，包括：折叠式共源共栅放大电路和交叉耦合负载，所述交叉耦合负载与所述折叠式共源共栅放大电路中的负载差分对连接，所述交叉耦合负载包括两个晶体管，所述交叉耦合负载中的两个晶体管分别与对应的所述负载差分对中的两个晶体管一一对应，且构成两个电流镜结构，两个所述电流镜结构交叉耦合；第二级运算放大单元，用于增大所述第一级运算放大单元所输出信号的输出摆幅。

【技术特征摘要】
1.一种两级运算放大器，其特征在于，包括：偏置电压生成单元、第一级运算放大单元和第二级运算放大单元；所述偏置电压生成单元,与所述第一级运算放大单元和所述第二级运算放大单元均连接，用于向所述第一级运算放大单元和所述第二级运算放大单元提供对应的偏置电压；所述第一级运算放大单元，与所述第二级运算放大单元连接，用于提供大增益，包括：折叠式共源共栅放大电路和交叉耦合负载，所述交叉耦合负载与所述折叠式共源共栅放大电路中的负载差分对连接，所述交叉耦合负载包括两个晶体管，所述交叉耦合负载中的两个晶体管分别与对应的所述负载差分对中的两个晶体管一一对应，且构成两个电流镜结构，两个所述电流镜结构交叉耦合；第二级运算放大单元，用于增大所述第一级运算放大单元所输出信号的输出摆幅。2.根据权利要求1所述的两级运算放大器，其特征在于，所述折叠式共源共栅放大电路包括：第一晶体管，其栅极与所述的偏置电压生成单元的第四偏置电压输出端连接，源极与第一电源端连接；第二晶体管，其栅极与第一信号输入端连接，源极与所述第一晶体管的漏极连接；第三晶体管，其栅极与第二信号输入端连接，源极与所述第一晶体管的漏极连接；第四晶体管，其栅极与所述第四偏置电压输出端连接，源极与第二电源端连接，漏极与所述第二晶体管的漏极连接；第五晶体管，其栅极与所述第四偏置电压输出端连接，源极与所述第二电源端连接，漏极与所述第三晶体管的漏极连接；第六晶体管，其栅极与所述偏置电压生成单元的第三偏置电压输出端连接，源极与所述第四晶体管的漏极连接；第七晶体管，其栅极与所述第三偏置电压输出端连接，源极与所述第五晶体管的漏极连接，漏极与所述第二级运算放大单元连接；第八晶体管，其栅极与所述偏置电压生成单元的第二偏置电压输出端连接，漏极与所述第六晶体管的漏极连接；第九晶体管，其栅极与所述第二偏置电压输出端连接，漏极与所述第七晶体管的漏极连接；第十晶体管，其栅极与所述第八晶体管的源极连接，漏极与所述第八晶体管的源极连接，源极与所述第一电源端连接；第十一晶体管，其栅极与所述第九晶体管的源极连接，漏极与所述第九晶体管的源极连接，源极与所述第一电源端连接；所述第十晶体管和第十一晶体管构成所述负载差分对。3.根据权利要求2所述的两级运算放大器，其特征在于，所述交叉耦合负载包括：第十二晶体管，其栅极与所述第八晶体管的源极连接，漏极与所述第九晶体管的源极连接，源极与所述第一电源端连接；第十三晶体管，其栅极与所述第九晶体管的源极连接，漏极与所述第八晶体管的源极连接，源极与所述第一电源端连接；所述第十二晶体管与所述第十晶体管构成电流镜结构，所述第十三晶体管与所述第十一晶体管构成电流镜结构。4.根据权利要求3所述的两级运算放大器，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管、所述第十二晶体管和所述第十三晶体管均为N型mos管；所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管均为P型mos管。5.根据权利要求4所述的两级运算放大器，其特征在于，所述第一晶体管的沟道的宽度为1um，长度为600nm；所述第二晶体管和所述第三晶体管的沟道的宽度均为1.2um，长度均为600nm；所述第四晶体管和所述第五晶体管的沟道的宽度均为1um，长度均为5um；所述第六晶体管和所述第七晶体管的沟道的宽度均为1um，长度均为2.5um；所述第八晶体管和所述第九晶体管的沟道的宽度均为1um，长度均为8um；所述第十晶体管和所述第十一晶体管的沟道的宽度均为600nm，长度均为600nm；所述第十二晶体管和所述第十三晶体管的沟道的宽度均为600nm，长度均为600nm。6.根据权利...

【专利技术属性】
技术研发人员：孙高明，郑喆奎，栗首，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11