一种运算放大器制造技术

本发明专利技术公开了一种采用BiCMOS工艺设计的运算放大器，包括第一级放大模块、第二级放大模块、第三级放大模块、使用两个差分对的共模反馈模块DIFF CMFB电路、以及开关电容共模反馈模块CAP CMFB电路。本发明专利技术通过双极型晶体管和CMOS晶体管的BiCMOS工艺实现，既具有双极型电路部分的低输入阻抗和高增益，又具有CMOS电路部分的低功耗和高集成度，因此提高了放大器的增益，减小了信号主通路上的寄生电容，提高了整个运放电路的速度，从而提高了ADC电路的速度和稳定性。

【技术实现步骤摘要】

本专利技术属于集成电路
，涉及一种运算放大器，具体涉及一种应用于高速高精度的流水线式ADC中的高速高增益的运算放大器。
技术介绍
模数转换器(Analog to Digital Circuit，ADC)是混合信号系统中重要的组成部分，流水线式ADC在精度、速度和功耗之间的折中优势使其在高分辨率和无线通信领域中得到了广泛的应用。目前，采样电容电路的噪声、比较器的带宽和各级负载电容都会影响流水线ADC提高速度，但对流水线ADC速度影响最大的是采样保持电路的运算放大器和各级余量运算放大器的带宽。ADC系统中速度和精度主要由运算放大器的建立特性决定，而要提高运放建立速度则要求其带宽高，要提高运放建立精度高则要求其直流增益大。因此要提升流水线式ADC的速度，其关键点在于研究和设计一种高速高增益运算放大器。常规的运算放大器多采用传统的CMOS工艺，但该工艺由于MOS晶体管的本征增益较低，因此导致了现有的运算放大器难以实现高增益。
技术实现思路
为解决上述问题，本专利技术公开了一种采用BiCMOS工艺设计的运算放大器，既具有双极型电路部分的低输入阻抗和高增益，又具有CMOS电路部分的低功耗和高集成度。为了达到上述目的，本专利技术提供如下技术方案：一种运算放大器，包括第一级放大模块、第二级放大模块、第三级放大模块、使用两个差分对的共模反馈模块DIFFCMFB电路、以及开关电容共模反馈模块CAP CMFB电路；所述第一级放大模块包括第一负载，以及作为输入管的第一MOS管NM1和第二MOS管NM2；所述NM1的栅极连接至反向输入端vin_n，其源极接电流管NM3的漏极；所述 NM2的栅极连接至正向输入端vin_p，其源极接电流管NM3的漏极；所述NM3的栅极接偏置电压端vb1，源极接地；所述第一负载连接在电源和第一中间节点V11、第二中间节点V12之间；所述第二级放大模块包括第二负载，以及作为输入管的第一BJT管Q1和第二BJT管Q2；所述Q1的基极与第一中间节点V11相连接，其发射极接电流管NM7和NM8的漏极，其集电极接至共源共栅管NM9的源极和第一辅助运放BN的ncasin_n端； 所述Q2的基极与第二中间节点V12相连接，其发射极接电流管NM7和NM8的漏极，其集电极接至共源共栅管NM10的源极和第一辅助运放BN的ncasin_p端；所述共源共栅管NM9的栅极接至BN的ncasout_p，漏极接第三中间节点V21；所述共源共栅管NM10的栅极接至BN的ncasout_n，漏极接第四中间节点V22；所述电流管NM7的栅极接偏置电压vb3，源极接地；所述电流管NM8的栅极接使用两个差分对的共模反馈模块DIFF CMFB的cmfb端，源极接地；所述第二负载连接在电源和第三中间节点V21和第四中间节点V22之间；所述第三级放大模块包括第三负载，以及作为输入管的NM11和NM12；所述NM11的栅极接至第三中间节点V21，源极接电流管NM13和NM14的漏极，漏极接至正向输出端vout_p；所述NM12的栅极接至第四中间节点V22，源极接电流管NM13和NM14的漏极，漏极接至反向输出端vout_n；所述电流管NM13的栅极接vb4，源极接地；所述电流管NM14的栅极接电容共模反馈模块CAP CMFB的vb5端，源极接地；所述第三负载连接在电源和正向输出端和反向输出端之间；所述使用两个差分对的共模反馈模块DIFF CMFB电路分别连接至第三输出节点V21、第四输出节点V22和NM8的栅极；所述开关电容共模反馈模块CAP CMFB电路分别连接到正向输出端vout_p、反向输出端vout_n和NM14的栅极。作为优选，所述第一负载采用以二极管连接的MOS为负载的差动对。作为优选，所述第一辅助运放BN包括作为输入管的第一MOS管PM21，作为输入管的第二MOS管PM22，作为电流管的PM23和PM24，作为分流器件的MOS管PM25和PM26， PM27，作为共源共栅管的NM21和NM22，以及电流管NM23和NM24；所述PM21的栅极接ncasin_n端，源极接至A点，漏极接至折叠点xn；所述PM22的栅极接ncasin_p端，源极接至A点，漏极接至折叠点yn；所述PM27的栅极接偏置电压vnb1，源极接电源；所述NM21、NM22的栅极接vnb2，其中NM21的源极接NM23的漏极，漏极接ncasout_p端，NM22的源极接NM24的漏极，漏极接ncasout_n端；所述NM23、NM24的栅极接偏置电压vnb3，源极接地；所述PM23和PM24的栅极接vnb1，源级接电源，其中PM23的漏极接ncasout_p端，PM24的漏极接ncasout_n端；所述PM25和PM26的栅极接偏置电压vnc，源级接至A点，漏极接地。作为优选，所述第二负载为共源共栅结构，包括第二辅助运放BP。作为优选，所述第二负载包括PM5、PM6、PM7、PM8和第二辅助运放BP电路，所述PM5和PM6的栅极共同连接至偏置电压vb2，源极共同连接至电源， PM5的漏极连接BP的pcasin_n端； 所述PM6的漏极连接至BP的pcasin_p端； 所述PM7的栅极连接至BP的pcasout_p端，源极接至pcasin_n端，漏极接至第三中间节点V21； 所述PM8的栅极连接至BP的pcasout_n端，源极接至PM6的漏极pcasin_p端，漏极接至第四中间节点V22。作为优选，所述BP电路包括作为输入管的第一MOS管NM31，作为输入管的第二MOS管NM32，电流管NM33，作为分流器件的MOS管NM35和NM36，电流管PM31和PM32，作为共源共栅管的PM33和PM34；所述NM31的栅极接pcasin_n端，源极接至B点，漏极接至折叠点xp； 所述NM32栅极接pcasin_p端，源极接至B点，漏极接至折叠点yp；所述NM33的栅极接偏置电压vnb3，源极接地；所述PM33、PM34的栅极接vpb2，其中PM33的源级接至折叠点xp，漏极接pcasout_p端；PM34的源极接至折叠点yp，漏极接pcasout_n端；所述NM37和NM34的栅极接vpb3，源极接地；所述PM31和PM32的栅极接偏置电压vpb1，源极接电源；所述NM35和NM36的栅极接偏置电压vpc，源级接至B点，漏极接电源。作为优选，所述DIFF CMFB电路包括由PM11、PM12和PM13、PM14组成的两个源耦合对，以及采用二极管连接的MOS管 NM44 、NM45、NM46，PM3和PM4；所述PM11的栅极接至第三中间节点V21，源极接PM3的漏极，漏极接至NM44的漏极或栅极； 所述PM12的栅极接共模输出电压Vcm，源极接PM3的漏极，漏极接至NM45的漏极或栅极； 所述PM13的栅极接共模输出电压Vcm，源极接PM4的漏极，漏极接至NM45的漏极或栅极； PM14的栅极接至第四中间节点V22，源极接PM4的漏极，漏极接至NM46的漏极或栅极； PM3、PM4的栅极接偏置电压vb2，源极接电源。所述CAP CMFB电路包括电容C1~C4，开关S1~S6；所述电容C1的下端与电容C2的上端相连，电容C1的上端分别与开关S1的左端和开关S4的右端本文档来自技高网...

【技术保护点】
一种运算放大器，其特征在于：包括第一级放大模块、第二级放大模块、第三级放大模块、使用两个差分对的共模反馈模块DIFF CMFB电路、以及开关电容共模反馈模块CAP CMFB电路；所述第一级放大模块包括第一负载，以及作为输入管的第一MOS管NM1和第二MOS管NM2；所述NM1的栅极连接至反向输入端vin_n，其源极接电流管NM3的漏极；所述 NM2的栅极连接至正向输入端vin_p，其源极接电流管NM3的漏极；所述NM3的栅极接偏置电压端vb1，源极接地；所述第一负载连接在电源和第一中间节点V11、第二中间节点V12之间；所述第二级放大模块包括第二负载，以及作为输入管的第一BJT管Q1和第二BJT管Q2；所述Q1的基极与第一中间节点V11相连接，其发射极接电流管NM7和NM8的漏极，其集电极接至共源共栅管NM9的源极和第一辅助运放BN的ncasin_n端； 所述Q2的基极与第二中间节点V12相连接，其发射极接电流管NM7和NM8的漏极，其集电极接至共源共栅管NM10的源极和第一辅助运放BN的ncasin_p端；所述共源共栅管NM9的栅极接至BN的ncasout_p，漏极接第三中间节点V21；所述共源共栅管NM10的栅极接至BN的ncasout_n，漏极接第四中间节点V22；所述电流管NM7的栅极接偏置电压vb3，源极接地；所述电流管NM8的栅极接使用两个差分对的共模反馈模块DIFF CMFB的cmfb端，源极接地；所述第二负载连接在电源和第三中间节点V21和第四中间节点V22之间；所述第三级放大模块包括第三负载，以及作为输入管的NM11和NM12；所述NM11的栅极接至第三中间节点V21，源极接电流管NM13和NM14的漏极，漏极接至正向输出端vout_p；所述NM12的栅极接至第四中间节点V22，源极接电流管NM13和NM14的漏极，漏极接至反向输出端vout_n；所述电流管NM13的栅极接vb4，源极接地；所述电流管NM14的栅极接电容共模反馈模块CAP CMFB的vb5端，源极接地；所述第三负载连接在电源和正向输出端和反向输出端之间；所述使用两个差分对的共模反馈模块DIFF CMFB电路分别连接至第三输出节点V21、第四输出节点V22和NM8的栅极；所述开关电容共模反馈模块CAP CMFB电路分别连接到正向输出端vout_p、反向输出端vout_n 和NM14的栅极。...

【技术特征摘要】
1.一种运算放大器，其特征在于：包括第一级放大模块、第二级放大模块、第三级放大模块、使用两个差分对的共模反馈模块DIFF CMFB电路、以及开关电容共模反馈模块CAP CMFB电路；所述第一级放大模块包括第一负载，以及作为输入管的第一MOS管NM1和第二MOS管NM2；所述NM1的栅极连接至反向输入端vin_n，其源极接电流管NM3的漏极；所述 NM2的栅极连接至正向输入端vin_p，其源极接电流管NM3的漏极；所述NM3的栅极接偏置电压端vb1，源极接地；所述第一负载连接在电源和第一中间节点V11、第二中间节点V12之间；所述第二级放大模块包括第二负载，以及作为输入管的第一BJT管Q1和第二BJT管Q2；所述Q1的基极与第一中间节点V11相连接，其发射极接电流管NM7和NM8的漏极，其集电极接至共源共栅管NM9的源极和第一辅助运放BN的ncasin_n端； 所述Q2的基极与第二中间节点V12相连接，其发射极接电流管NM7和NM8的漏极，其集电极接至共源共栅管NM10的源极和第一辅助运放BN的ncasin_p端；所述共源共栅管NM9的栅极接至BN的ncasout_p，漏极接第三中间节点V21；所述共源共栅管NM10的栅极接至BN的ncasout_n，漏极接第四中间节点V22；所述电流管NM7的栅极接偏置电压vb3，源极接地；所述电流管NM8的栅极接使用两个差分对的共模反馈模块DIFF CMFB的cmfb端，源极接地；所述第二负载连接在电源和第三中间节点V21和第四中间节点V22之间；所述第三级放大模块包括第三负载，以及作为输入管的NM11和NM12；所述NM11的栅极接至第三中间节点V21，源极接电流管NM13和NM14的漏极，漏极接至正向输出端vout_p；所述NM12的栅极接至第四中间节点V22，源极接电流管NM13和NM14的漏极，漏极接至反向输出端vout_n；所述电流管NM13的栅极接vb4，源极接地；所述电流管NM14的栅极接电容共模反馈模块CAP CMFB的vb5端，源极接地；所述第三负载连接在电源和正向输出端和反向输出端之间；所述使用两个差分对的共模反馈模块DIFF CMFB电路分别连接至第三输出节点V21、第四输出节点V22和NM8的栅极；所述开关电容共模反馈模块CAP CMFB电路分别连接到正向输出端vout_p、反向输出端vout_n 和NM14的栅极。2.根据权利要求1所述的运算放大器，其特征在于：所述第一负载采用以二极管连接的MOS为负载的差动对。3.根据权利要求1或2所述的运算放大器，其特征在于：所述第一辅助运放BN包括作为输入管的第一MOS管PM21，作为输入管的第二MOS管PM22，作为电流管的PM23和PM24，作为分流器件的MOS管PM25和PM26， PM27，作为共源共栅管的NM21和NM22，以及电流管NM23和NM24；所述PM21的栅极接ncasin_n端，源极接至A点，漏极接至折叠点xn；所述PM22的栅极接ncasin_p端，源极接至A点，漏极接至折叠点yn；所述PM27的栅极接偏置电压vnb1，源极接电源；所述NM21、NM22的栅极接vnb2，其中NM21的源极接NM23的漏极，漏极接ncasout_p端，NM22的源极接NM24的漏极，漏极接ncasout_n端；所述NM23、NM24的栅极接偏置电压vnb3，源极接地；所述PM23和PM24的栅极接vnb1，源级接电源，其中PM23的漏极接ncasout_p端，PM24的漏极接ncasout_n端；所述PM25和PM26的栅极接偏...

【专利技术属性】
技术研发人员：赵莉，黄晶，只生武，
申请(专利权)人：南京德睿智芯电子科技有限公司，
类型：发明
国别省市：江苏;32